工程师面试题集锦
1)同步电路和异步电路的区别是什么仕兰微电子
异步电路主要是组合逻辑电路，用于产生地址译码器、 或 的读写控制信号脉冲，但它同时也用在
时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发
生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。电路的稳定需要有可
靠的建立时间和持时间，待下面介绍。同步电路是由时序电路寄存器和各种触发器和组合逻辑电路构成的电路，
其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟 ，而所有的状态变化都是在时钟
的上升沿或下降沿完成的。比如Ｄ触发器，当上升延到来时，寄存器把Ｄ端的电平传到Ｑ输出端。在同步电路设
计中一般采用 触发器，异步电路设计中一般采用 。
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与
所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有
这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
2)什么是同步逻辑和异步逻辑汉王笔试
同步逻辑是时钟之间有固定的因果关系异步逻辑是各时钟之间没有固定的因果关系同步逻辑是时钟之间有
固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路设计。
同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开
始”和“完成”信号使之同步。由于异步电路具有下列优点无时钟歪斜问题、低电源消耗、平均效能而非最差效
能、模块性、可组合和可复用性因此近年来对异步电路研究增加快速，论文发表数以倍增，而
处理器设计，也开始采用异步电路设计。
3)什么是线与逻辑要实现它在硬件特性上有什么具体要求汉王笔试
线与逻辑是两个输出信号相连可以实现与的功能 在硬件上要用 门来实现由于不用 门可能使灌电流过
大而烧坏逻辑门同时在输出端口应加一个上拉电阻（线或则是下拉电阻）
4)什么是 和 时间汉王笔试
建立时间 和保持时间（!"）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。见图 #。
图 #建立时间和保持时间示意图
如果不满足建立保持时间的话，那么 将不能正确地采样到数据，将会出现 $%& 的情况。如果数据
信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕
量。'"是测试芯片对输入信号和时钟信号之间的时间要求建立时间是指触发器的时钟信号上升沿到
来以前数据稳定不变的时间输入信号应提前时钟上升沿如上升沿有效 时间到达芯片这个 就是建立时间
如不满足 $这个数据就不能被这一时钟打入触发器只有在下一个时钟上升沿数据才能被打入触
发器保持时间是指触发器的时钟信号上升沿到来以后数据稳定不变的时间如果 "不够数据同样不能被打
入触发器建立时间 和保持时间!"建立时间是指在时钟边沿前数据信号需要保持不变的时间
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间如果不满足建立和保持时间的话那么 将不能正确
地采样到数据将会出现$%& 的情况如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间那
么超过量就分别被称为建立时间裕量和保持时间裕量
5)说说对数字逻辑中的竞争和冒险的理解并举例说明竞争和冒险怎样消除仕兰微电子
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。在组合逻辑中，
由于多少输入信号变化先后不同、信号传输的路径不同，或是各种器件延迟时间不同（这种现象称为竞争）都有
可能造成输出波形产生不应有的尖脉冲（俗称毛刺），这种现象成为冒险。如果布尔式中有相反的信号则可能产
生竞争和冒险现象。解决方法：一是添加布尔式的（冗余）消去项，但是不能避免功能冒险，二是在 芯片外部加
电容。三是增加选通电路。
6)你知道那些常用逻辑电平 与 电平可以直接互连吗汉王笔试
剩余23页未读，继续阅读
评论0