基于FPGA的简易可存储示波器设计论文 - CSDN文库

需积分: 25 50 浏览量更新于2023-03-03 评论 1 收藏 372KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

基于 FPGA 的简易可存储示波器设计

[日期：2007-5-25]

来源：电子产品世界作者：北京理工大学宇航科学技术学

院杜民马召福刘福祥

[字体：大中小]

　

摘要：　本文介绍了一种基于 FPGA 的采样速度 60Mbit/s 的双通道简易数字示波器设计，

能够实现量程和采样频率的自动调整、数据缓存、显示以及与计算机之间的数据传输。

关键词：数据采集；数字示波器；FPGA

引言

　　传统的示波器虽然功能齐全，但是体积大、重量重、成本高、等一系列问题使应用受

到了限制。有鉴于此，便携式数字存储采集器就应运而生，它采用了 LCD 显示、高速 A/D

采集与转换、ASIC 芯片等新技术，具有很强的实用性和巨大的市场潜力，也代表了当代电

子测量仪器的一种发展趋势，即向功能多、体积小、重量轻、使用方便的掌上型仪器发展。

系统组成结构及工作原理

　　系统的硬件部分为一块高速的数据采集电路板。它能够实现双通道数据输入，每路采

样频率可达到 60Mbit/s。从功能上可以将硬件系统分为：信号前端放大及调理模块、高速

模数转换模块、FPGA 逻辑控制模块、单片机控制模块、USB 数据传输模块、液晶显示和

键盘控制等几部分，其结构形式如图 1 所示。

　

　　　　图 1 系统原理结构图

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余8页未读，立即下载

评论0

yangyunhappy

粉丝: 3
资源: 2

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈