高速并行处理系统中基于8051微控制器的FPGA和ADC接口设计

工程科学与技术，国际期刊19（2016）1416完整文章高速并行处理系统的8051微控制器到FPGA和ADC接口设计J. Jean Rossario Raja，S.M.K.Rahmana，b，Sneh Ananda，ba印度新德里印度理工学院生物医学工程中心b印度新德里全印医学研究所生物医学工程部阿提奇莱因福奥文章历史记录：2016年1月17日收到2016年3月28日修订2016年4月20日接受2016年5月5日在线发布保留字：ADCFPGA单片机串行外设接口超声扫描仪A B S T R A C T微控制器在许多仪器中执行硬件控制。需要大数据吞吐量和并行计算的仪器使用FPGA微控制器进而配置应用硬件设备，例如FPGA接口的选择取决于不同器件可用的输入/输出引脚、编程难易程度以及ADC等器件支持的专有接口。本文的新颖之处在于描述了从微控制器到不同可编程器件的各种接口场景所使用的编程逻辑。研究介绍了不同接口的方法和逻辑流程图。接口逻辑的实现在超声扫描仪的原型硬件中。通过笔记本电脑中的图形用户界面控制内部设备，并获取扫描结果。可以看出，硬件设计的最佳解决方案可以通过对所有设备使用公共串行接口来实现©2016 Karabuk University. Elsevier B.V.的出版服务。这是CCBY-NC-ND许可证（http://creativecommons.org/licenses/by-nc-nd/4.0/）。1. 介绍现场可编程门阵列（FPGA微控制器作为内部和外部控制提供了重大进步[3]。微控制器控制大多数的内部nal设备在一个典型的电路板。此外，大多数专用芯片具有通过微控制器控制的内置接口。微控制器带有一个通用串行总线（USB）接口，通过该接口与外部设备（如主机）连接[4]。在[5]中研究了利用MATLAB编程工具通过USB与主机进行微控制器接口。这提供了硬件和软件集成的独特优势[6，7]。微控制器的编程是用传统的语言，如面向对象的编程语言在此类系统的固件和软件中提供了更好的可重用性和灵活性[10]。FPGA 的 代 码 是 用 超 高 速 集 成 电 路 （ VHSIC ） 硬 件 描 述 语 言（VHDL）编写的.*通讯作者：Room No. 299，2nd Block，Centre for Bio-Medical Engineering，Indian Institute of Technology，New Delhi，India。电子邮件地址：bmz108120@cbme.iitd.ac.in（J. Jean RossarioRaj）。由Karabuk大学负责进行同行审查微控制器和FPGA在超声扫描仪原型硬件开发中进行了一项研究，该原型硬件需要并行处理和外部控制[13]。 一个框图的微控制器接口的原型硬件显示在图。图1示出了与不同设备的接口，这些设备例如是模数转换器（ADC）、FPGA、千兆以太网控制器（媒体访问控制设备或MAC）和千兆以太网物理层设备（PHY）。微控制器接口可以使用地址/数据总线接口，这是最简单的接口方法，因为数据读写操作可以以字节形式完成[14]。然而，只有当接口设备中有足够数量的硬件引脚时，这才是合适的第二种方法使用串行外设接口（SPI），该接口对数据和地址字节进行串行数据处理[15]。这就需要对数据和地址进行序列化，这使得编程更加复杂，占用更多的内存空间。第三种方法使用串行接口，该串行接口使用公共串行引脚进行读和写操作，这更加复杂。此方法需要额外的字节来标识预期的操作是读操作还是写操作。在某些情况下，特定应用芯片制造商（如ADC）规定了用于微控制器接口的接口类型。因此，这方面也需要考虑，http://dx.doi.org/10.1016/j.jestch.2016.04.0042215-0986/©2016 Karabuk University.出版社：Elsevier B.V.这是一篇基于CC BY-NC-ND许可证的开放获取文章（http://creativecommons.org/licenses/by-nc-nd/4.0/）。可在ScienceDirect上获得目录列表工程科学与技术国际期刊杂志主页：www.elsevier.com/locate/jestchJ. Jean Rossario Raj等人/工程科学与技术，国际期刊19（2016）14161417USB接口MDIO接口千兆以太网物理微控制器Tx FPGA没没开始串行接口SPI接口地址/数据总线接口配置端口模式= IN例如P4MDOUT=0x00在线控制Fig. 1. 实验装置的框图。FPGA程序从MC用于读/写FPGA的图三.地址/数据总线接口的微控制器固件流程图图二、微控制器- FPGA地址/数据总线接口框图接口当多个器件通过公共编程总线编程时，芯片选择（CS）用于决定要编程的器件在这种情况下，用于输入/输出（IO）、时钟等的信号在所有设备上都是通用的。本文的新颖之处在于研究了微控制器与并行处理设备（如FPGA和数据转换器）之间本文还对不同实现条件下的最佳算法进行了比较研究2. 材料和方法2.1. 单片机和FPGA的选择所用的微控制器是来自硅实验室的C8051F340它的最高运行速度为48 MHz，内置4k随机存取存储器（RAM）和64k闪存。微控制器集成了USB接收器和USB控制器。它有48个IO引脚，配置为5个IO总线，每个IO总线有8个IO超声扫描仪原型中的微处理器微处理器固件是用C语言编写的[16]。一条IO总线用作编程头，用于从主机通过USB对微控制器进行固件到微控制器的传输是通过使用程序的这个头-开始写入引脚= 0&无片选= 0读取引脚= 0芯片选择= 0没是是地址= 0是的地址= 0是端继续到下一个地址继续到下一个地址读取寄存器-0&将数据移动到数据总读数据总线将数 据 移 动 到寄存器0图四、地址/数据总线接口的FPGA程序流程图Rx FPGA斯巴达3EXC3S250E_208时钟微控制器C8051F340MosiMISO芯片选择M/S Silicon Labs的硬件。对于逻辑仿真系统，FPGA提供了比软件仿真更快的计算速度[17]。逻辑设计是为不同类型的应用定制的高性能[18]。在多模系统中，FPGAFPGA程序从MC奴隶用于读/写FPGA的硕士节省并提供通用硬件[19]。为了满足上述要求，选择了具有以下规格的Xilinx FPGA，Spartan 3E（XC3S500E_208）。FPGA有172个I/O引脚和216 K块RAM。低压差分信号（LVDS）用于与高压脉冲发生器和接收器芯片接口。IO总线的速度为622 Mbps，EEPROM具有图五、微控制器- FPGA SPI总线接口框图2.2. 微控制器微控制器到发送端FPGA（Tx-FPGA）的接口采用地址/数据总线方法实现，如图所示。1.一、选择这种方法是因为FPGA和单片机千 兆 以太 网 控 制器Rx FPGA开始使用地址字节分配地址引脚端端ADC分配地址引脚地址字节芯片选择= 0配置端口模式= OUT例如P4MDOUT=0xFF芯片选择= 0读取引脚= 0从数据引脚读取数据将数据分配给数据引脚写入引脚= 0等写入引脚= 1芯片选择= 1地址= 0xFF数据= 0xFF读取引脚= 1芯片选择= 1地址= 0xFF数据= 0xFFFPGA斯巴达3EXC3S250E_2088 Bit Data Bus 8Bit Data Bus读微控制器C8051F340写芯片选择1418J. Jean Rossario Raj等人/工程科学与技术，国际期刊19（2016）1416计数> 8是的出口没没有下一位= 0MOSI = 0时钟= 0递增计数器计数= 0MOSI = 1时钟= 1计数> 8是的出口没没有MISO = 0是的数据=数据|0数据=数据|1时钟= 1开始时钟= 0MOSI = 0芯片选择= 0读读/写操作写时钟= 0MOSI = 0芯片选择= 1停止FPGA写入FPGA读取FPGA写入FPGA写入计数= 0递增计数器时钟= 0计数= 0将最后一个字节移至地址逻辑向量时钟上升沿是的从逻辑向量没有计数>= 8是的没时钟上升沿是的将数据的MSB移动到MISO上升沿没有时钟是的将数据从数据逻辑向量移动到地址位置寄存器没计数>= 16是的读取操作没有计数= 24是No计数= 8是没是将最后一个字节移动到数据逻辑计数= 0将数据从地址位置寄存器移动到数据逻辑向量将前一字节移至地址逻辑向量LSB=1，读取LSB=0，递增计数器移位数据逻辑向量递增计数器有足够数量的IO引脚，即19引脚。因此，为了使程序逻辑简单，使用了地址/数据总线接口方法。FPGA与微控制器之间的互连采用8位地址总线、8位数据总线、读、写和CS，如图所示。 二、地址总线是单工的，即从微控制器到FPGA，而数据总线是双工的。读或写引脚中的逻辑0或低电平表示建议的操作是读或写。图3给出了微控制器读写操作的微控制器程序流程图。在写操作中，数据总线使用OUT模式，操作时，数据总线使用IN模式。这是配置使用P4MDOUT配置取决于端口被配置，figured。CS被拉低取决于要编程的设备。根据读或写操作，读或写引脚变为低电平有效。地址字节被发送到地址总线引脚。在写操作的情况下，数据字节也被发送到数据总线引脚，而在读操作中，数据字节从数据总线引脚读取。RW操作的FPGA逻辑如图4所示。FPGA逻辑等待CS引脚变为低电平有效FPGA在CS的下降沿期间启动RW操作写入引脚时FPGA写入字节子例程FPGA读取字节子例程图六、SPI总线与FPGA接口的微控制器固件流程图图7.第一次会议。SPI总线接口的FPGA程序流程图德赖德赖FPGA写入指标）FPGA写入J. Jean Rossario Raj等人/工程科学与技术，国际期刊19（2016）14161419微控制器写入芯片选择数据=数据|1芯片选择1芯片选择2数据IOADC-4ADC-3时钟芯片选择4芯片选择3ADC-2微控制器C8051F340ADC-1见图8。微控制器- ADC串行总线接口框图变为低电平有效，FPGA从地址数据引脚读取地址数据类似地，在读操作中，当读引脚变为低电平有效时，FPGA从地址引脚读取地址来自相应地址位置寄存器的数据被放置在数据总线引脚中。2.3. 使用SPI总线的微控制器在接收侧FPGA（Rx-FPGA）中，没有足够的IO引脚可用。因此，Tx-FPGA中遵循的地址/数据总线类型的接口未被使用。这里，使用SPI总线的串行接口。图5给出了微控制器与Rx-FPGA接口的框图。在这种方法中，微控制器充当主设备，Rx-FPGA充当从设备。从微控制器到FPGA 的 串 行 地 址 / 数 据 路 径 被 称 为 master- terout slave in（MOSI），从FPGA到微控制器的串行地址/数据路径被称为master-ter out slave in（MOSI）。也称为主入从出（MISO）。其他接口IO的包括CS和时钟，这是由微控制器提供。SPI的主要挑战是以串行格式发送和接收数据点一点SPI的微控制器程序流程图如图所示。 六、低电平有效CS信号用于识别要写入的FPGA器件。微控制器使用图6的写字节、读字节子例程进行串行写和读操作。时钟引脚在低电平有效和高电平有效之间切换的持续时间由延迟控制。在每个时钟中，一位在写操作期间移动到MOSI引脚，一位在读操作期间从MISO引脚读取。该周期持续8位。在读/写（RW）操作中，RW标志的一个字节被写入FPGA，指示操作类型此外，在写操作中，写入地址和数据字节，而在读操作中，写入地址字节，并从MISO引脚读取数据FPGA程序的流程图如图所示。7.第一次会议。CS变为低电平有效时，FPGA在微控制器时钟的上升沿当FPGA完成一个字节的读操作时，根据字节标志的值来决定是读操作还是写操作。FPGA进一步读取地址字节。对于读操作，FPGA使用逻辑向量临时存储地址值。FPGA将数据从地址位置的寄存器逐位移动到MISO引脚在写操作中，FPGA也读取下一个字节FPGA将数据值移动到临时逻辑向量。此外，FPGA将数据值写入地址位置处的寄存器。2.4. 微控制器在开发的超声扫描仪原型中，使用M/s ADI公司的AD 9272作为接收器，其具有完整的模拟前端，包括低噪声放大器（LNA）、可变增益放大器（VGA）、时间增益补偿（TGC）和ADC[20]。每个AD9272由8个通道组成设计中使用了四个这样的AD9272来自微控制器的相同数据IO的计数= 0开始芯片选择计数= 0微控制器写延迟数据IO = 1否是下一位发送= 1否是的数据IO = 1时钟= 0时钟= 1延迟没有计数> 8是的返回停止延迟没有计数> 8是的返回微控制器读字节子程序合成流程图微控制器写字节子程序见图9。串行总线与ADC延迟时钟= 1读/写微控制器读取数据IO = 0数据=数据|0时钟= 0递增计数器端口模式= IN递增计数器端口模式= OUT微控制器写入1420J. Jean Rossario Raj等人/工程科学与技术，国际期刊19（2016）1416端口模式被适当地改变为IN或OUT。该子例程使用IO引脚逐位写入或读取一个完整的字节。在复合流程图中，RW标志首先写入，然后是地址，它给出了即将到来的操作的指示。在读取的情况下，微控制器读取数据字节，或者在写入的情况下，微控制器根据子例程的逻辑写入数据字节。延迟用于执行读或写操作。操作是一点一点的。见图10。 超声波扫描仪原型硬件。基于CS选择芯片用于命令执行。微控制器与ADC互连的框图如图所示。8.第八条。图9给出了与ADC接口的微控制器固件流程图该算法使用读字节和写字节子程序分别进行RW操作由于微控制器的同一引脚用于发送和接收，3. 结果和讨论一个原型开发的超声扫描仪与USB接口显示在图。 10个。该样机采用硅实验室C8051F340微控制器、Xilinx FPGA它具有微控制器编程头以及FPGA编程头。微控制器以及FPGA的样机通过USB接口连接到笔记本电脑图形用户界面（GUI）。使用MATLAB软件开发了GUI，用于配置设备的不同参数。 GUI如图所示。 十一岁通过该GUI，可通过微控制器配置FPGA和ADC的不同参数 发射频率、脉冲串宽度、换能器激励通道的选择等，从GUI中选择这将配置Tx-FPGA以控制这些操作。这种从微控制器到Tx-FPGA的控制是通过地址/数据总线并行接口实现的。Tx Rx-FPGA配置命令按钮读取或写入配置寄存器值脉冲发生器通道使能ADC配置图十一岁MATLAB GUI用于配置各种扫描仪参数。发射脉冲器接收机ADCTx FPGA微控制器编程头单片机Rx FPGA以太网PHY以太网MACTx FPGA编程座J. Jean Rossario Raj等人/工程科学与技术，国际期刊19（2016）14161421激励脉冲激励脉冲图12. 输出脉冲波形基于单片机FPGA控制。如图所示选择通道。十一岁配置FPGA命令，将HEX值传输到微控制器，微控制器又通过并行接口写入Tx FPGA寄存器。Tx-FPGA生成所需的使能和激励脉冲。用于激励超声换能器阵列的发射部分的输出脉冲波形如图所示。图12示出了高压脉冲的正向和负向轨迹。同样，LNA增益、VGA增益、AAF上下限截止频率、测试模式生成等AD9272参数通过微控制器对ADC进行编程来控制对ADC的控制是通过串行接口实现的。此外，通过SPI接口对Rx-FPGA进行控制。此外，扫描的开始和停止由发送和接收FPGA的配置。扫描开始后，Tx-FPGA会激励选定的通道。Rx- FPGA从ADC接收数据，将数据转换为数据包，并通过以太网接口发送到笔记本电脑。从原型接收的以太网分组如图所示。 13岁停止扫描禁用通道并停止发送以太网数据包。因此，通过微控制器的编程控制，所开发的硬件能够被非常有效地控制。使用工作在4MHz的线性阵列换能器探头拍摄图像。接收波束形成、图像和视频处理算法，如平滑、锐化、直方图均衡等，在MATLAB图形用户界面中进行。接收波束形成需要同时接收信道的延迟和求和算法。用实验室体模获得的图像显示了夹杂物的位置以及体模的深度，如图所示。 十四岁三种微控制器接口方法的比较见表1.从表1可以看出，串行接口是最复杂的，但最有效的引脚使用方面，可以共同monly在所有设备使用。通常，执行时间不是一个重要的标准，因为微控制器接口用于机器控制。然而，在微控制器接口用于数据传输的情况下，地址/数据总线配置是首选。因此，实际所需的接口类型将在权衡不同接口方法的利弊端口104-数据长度UDP协议图十三.通过微控制器、FPGA控制从原型接收以太网数据包，并在Wireshark应用程序中捕获。1422J. Jean Rossario Raj等人/工程科学与技术，国际期刊19（2016）1416表1微控制器接口方法的比较地址/数据总线SPI总线串行总线接口所需的硬件引脚地址：8数据：8阅读次数：1写：1CS：1共计：19人时钟：1MOSI：1MISO：1CS：1总计：4时钟：1数据：1CS：1总数：3执行写指令的最小有效时钟周期1RW flag：8RW标志：2数据：8地址：8共计：24个数据：8地址：8共计：18个执行读指令写入地址：1读取数据：1总计：2RW flag：8写入地址：8读取地址：8RW标志：2写入地址：8读取地址：8读取数据：8共计：32个读取数据：8共计：26个执行时间快速慢慢可靠性高介质低程序简单性简单介质复杂微控制器和FPGA中的程序量和存储要求少更最大夹 杂 物 和 内部空气间隙反射底表面体模（含夹杂物）用于评价图14. 使用原型捕获的含夹杂物体模的超声图像。4. 结论固件开发中最重要的部分是开发接口程序，该程序适用于特定应用设备支持的接口以及接口设备中引脚的可用性接口设计是使用微控制器和FPGA等通用设备进行特定应用和控制的最重要步骤。通用微控制器和FPGA通过创新方法，可以开发高度可配置、可扩展和灵活的基于FPGA的超声系统[14，22]。这些接口的开发有助于硬件的小型化，从而使硬件能够用于远程医疗应用[1，23，24]。基于FPGA的实现有助于硬件以8000量级的高帧速率运行[25，26]。在使用不同类型的接口后，研究得出的一个重要结论是，在多个设备之间使用一种类型的接口本研究由于微控制器与FPGA和ADC接口的复杂性这将有以下优点和缺点。微控制器程序变得简单，因为单个接口逻辑可以用于所有类型的设备。这也将减少所使用的微控制器引脚这也将进一步减少控制所需的FPGA引脚数量。但是，FPGA程序将非常复杂，FPGA将需要更多的存储空间。但相同的FPGA接口代码可用于两个FPGA在开发不同的接口时，主要考虑的方面是编程的方便性。作为未来的一步，所有的接口可以共同，使微控制器程序进一步简化，即使在FPGA程序算法中会有更多的这可以进一步改进设计架构。确认作者感谢印度政府科学技术部为该项目提供的财政支持。J. Jean Rossario Raj等人/工程科学与技术，国际期刊19（2016）14161423引用[1] J. Raj，S.拉赫曼，S。Anand，通过以太网接口高帧速率数据，而不会丢失远程医疗应用，时间：2015年国际信号处理和通信会议（ICSC），IEEE，新德里，2015年，pp。 51http://dx.doi.org/10.1109/ICSPCom.7150618[2] J.J. R拉吉河，西-地拉赫曼，S。Anand，在高帧率机器中通过以太网在瞬态窗口中获取无损数据，在：2015年第二届计算促进可持续全球发展国际会议（INDIACom），IEEE，新德里，2015年，pp。 591-596.[3] X射线衍射Zhao，F.Y.是的X.F. Qian，H.Y.傅，W.金，基于短消息的通信基站远程监控系统，中国电信。J. Electr. Eng.12（2014）459-467。[4] B.- E. Byambasuren ，M.Oyun-Erdene，S.Y. Nam ，D.-H. 金，S.-M. 韩，基于USB的经颅多普勒超声系统高速数据通信设计，国际。 J. 自动控制 5（2012）97-106。[5] J.R. 拉 吉 河 ， 西 - 地 拉 赫 曼 ， S 。 Anand ， Microcontroller USB interfacing withMATLABGUI for low cost medical ultrasound scanners，Eng. Sci. 国际技术杂志19（2016）964-969。[6] A. Al-Dhaher，集成硬件和软件开发基于微处理器的系统，微处理。微系统25（2001）317-[7] S. Padmanaban，E. Kabalci，A. Iqbal，H.阿布-鲁布岛Ojo，基于比例积分补偿器的DC-DC升压功率电路的控制策略和硬件实现，工程科学。 Technol. Int. J. 18（2015）163-170，http://dx.doi.org/10.1016/j.jestch.2014的网站。十一点零五分[8] D.T. Martinez，T.U.小加尼龙，C.S.李明，计算机硬件接口系统的开发，北京：计算机科学出版社。 J. Adv. Appl. Sci. 2（2013）201-204。[9] M. Gökdag.，A.T. Sözer ，H. Abdullah ，Karabuk大学可再生能源中心基于Web的太阳能测量和数据存储系统设计，Eng.Sci. Technol.Int.J.16（2013）。[10] F.瓦希德湖陶罗，一个面向对象的通信库的硬件-软件协同设计，在：第五届国际研讨会上的硬件/软件协同设计，1997年。（CODES/CASHE '97），IEEE，1997年，第 81比86[11] J. Blahuta，T. Soukup，P. C.Czelermák，D. 诺瓦克湾Vecerek，半自动用于神经病学疾病分类的超声医学图像识别，在：医学数据和决策支持系统的智能分析进展，Springer，2013，pp. 125- 133[12] N. Li，J. Guo，H.S.聂，W. Yi，H.J. Liu，H. Xu，基于数字自动平衡电桥方法的嵌入式生物阻抗分析仪设计，见：应用力学与材料，Trans Tech Publ，2012，pp. 396-401.doi：10.4028/www.scientific.net/AMM.135-136.396。[13] J.J. R拉吉河，西-地Rahman，A. Sneh，超声瞬态弹性成像的电子硬件设计，国际。J.Eng. Sci. Technol. 4（2012）3700-3704。[14] H.J. Hewener，H.J. Welsch，H.Fonfara，F.Motzki，S.H.Tretbar，基于FPGA的高 度 可 扩 展 和 灵 活 的 先 进 超 声 研 究 平 台 ， 在 ： 2012 年 IEEE 国 际 超 声 研 讨 会（IUS），IEEE，2012年，pp. 2075-2080年。[15] L.L. Li，J.Y.他，Y.P.Zhao，J.H.Yang，微控制器标准SPI接口的设计，在：应用力学和材料，Trans Tech Publ，2014，pp. 563-568[16] B.蒙达尔，M。Meetei，J. Das，C.R. Chaudhuri，H. Saha，定量识别易燃和有毒气体的人工神经网络使用金属氧化物气体传感器在嵌入式平台，工程科学。18（2015）229http://dx.doi.org/10.1016/j.jestch.2014.12.010[17] E.D. Moreno，F. D. Pereira，一种用于嵌入式关键应用的FPGA模块化多核架构，2015年第九届复杂、智能和软件密集型系统国际会议（CISIS），IEEE，2015年，pp. 364-371.[18] M. Mielke，S. Hardt，A.格吕讷瓦尔德河Brück，基于进化算法的电动汽车充电管理的FPGA实现，在：2012年第19届集成电路和系统混合设计国际会议论文集（MIXDES），IEEE，2012年，pp. 559- 563[19] S. Hauck ， FPGA 在 可 重 编 程 系 统 中 的 作 用 ， Proc. IEEE 86 （ 1998 ）615http://dx.doi.org/10.1109/5.663540[20] V.Vasudevan，P.Govindan，J.Saniie，用于超声成像应用的动态可重构模拟前端，在：2014年IEEE国际超声研讨会（IUS），IEEE，2014年，pp. 1924-1927年。[21] A. Chandra，S. Chattopadhyay，硬件高效FIR滤波器的设计：最先进方法的回顾，Eng. Sci. Technol. Int. J. （ 2015年）。[22] E.博尼湖Bassi，A. Dallai，F. Guidi，A. Ramalli，S.李志华，李志华，李志华。 铁电控制59（2012）1378http://dx.doi.org/10.1109/TUFFC.2012.2338[23] G.- D.金角，澳-地Yoon，S.- B. Kye，Y. Lee，J. Kang，Y. T K.宋，一种基于FPGA的便携式超声成像系统，用于床旁应用，IEEE Trans. Ultrason。铁电控制59（2012）1386 http://dx.doi。org/10.1109/TUFFC.2012.2339。[24] J.J. R拉吉河，西-地拉赫曼，S。Anand，通过以太网采集高帧率超声数据用于远程医疗应用，Int. J. Basic Appl. Biol. 2（2014）28-33。[25] J.J. R拉吉河，西-地拉赫曼，S。Anand，使用超声波进行弹性测量的嵌入式系统，在：DIGNATE 2014会议记录：ETEECT 2014，新德里，2014年，pp. 38-43号。[26] J.J. R拉吉河，西-地拉赫曼，S。Anand，一种新的软件算法在高帧速率超声检查中的信息减少应用，Int. J. Comput. 3（2014）729http://dx.doi.org/10.7753/ijcatr0311.1016