没有合适的资源?快使用搜索试试~ 我知道了~
首页合工大计组实验五实验报告
资源详情
资源推荐
![](https://csdnimg.cn/release/download_crawler_static/14743774/bg1.jpg)
实验五、单周期 CPU 设计与实
现——十条指令 CPU
专业班级:
学 号:
姓 名:
![](https://csdnimg.cn/release/download_crawler_static/14743774/bg2.jpg)
目录
一、实验目的:.........................................................................................................................................3
二、实验内容:.........................................................................................................................................3
1. 非访存指令........................................................................................................................................3
2. 访存指令............................................................................................................................................3
3. 转移类指令 .......................................................................................................................................3
三、实验原理............................................................................................................................................4
四、实验步骤............................................................................................................................................5
1 、CPU各模块 Verilog实现 ......................................................................................................... ...5
1) PC模块........................................................................................................................................... .....5
2)指令存储器模块 .................................................................................................................................6
3) 累加器.................................................................................................................................................7
4) ALU.....................................................................................................................................................8
5) 控制单元 ............................................................................................................................................9
6)数据存储器模块 .................................................................................................................................9
2、 CPU顶层文件封装实现 ...............................................................................................................11
3、 CPU模拟仿真 ...............................................................................................................................12
1)TestBench 关键代码 ....................................................................................................................12
2)ModelSim 仿真及分析 ..................................................................................................................13
五、总结..................................................................................................................................................20
![](https://csdnimg.cn/release/download_crawler_static/14743774/bg3.jpg)
一、实验目的:
通过设计并实现支持 10条指令的 CPU,进一步理解和掌握
CPU设计的基本原理和过程。
二、实验内容:
设计和实现一个支持如下十条指令的单周期 CPU。
1.非访存指令
清除累加器指令 CLA
累加器取反指令 COM
算术右移一位指令 SHR:将累加器 ACC中的数右移一
位,结果放回 ACC
循环左移一位指令 CSL:对累加器中的数据进行操作
停机指令 STP
2.访存指令
加法指令 ADD
存数指令 STA
取数指令 LDA
![](https://csdnimg.cn/release/download_crawler_static/14743774/bg4.jpg)
3.转移类指令
无条件转移指令 JMP imm:signExt(imm) -> PC
有条件转移(负则转)指令 BAN X: ACC最高位为 1则
(PC)+ X -> PC,否则 PC不变
三、实验原理
1、约定机器字长、指令字长和存储字长均为 16 位。
2、约定指令格式如下图所示,高 4 位为指令的操作码字段,
低 12 位为指令的地址码或者立即寻址的操作数。
3、指令和相应的操作码对照表
4、CPU原理图
![](https://csdnimg.cn/release/download_crawler_static/14743774/bg5.jpg)
四、实验步骤
1 、CPU各模块 Verilog实现
1) PC模块
输入
时钟信号 clk、重置信号 rst、停机信号 stop、无条件转移信号
wr、条件转移信号 judge、 pc 修改量 jmp(12 位)
输出
指令地址 addr(12位)
功能
每个时钟上升沿 addr的值自动加 1,并输出
如果 wr 为 1,修改 addr 为 jmp - 1
如果 judge 为 1,修改 addr 为 addr + jmp
如果 rst 为 1,修改 addr 为 0
Verilog 关键代码:
剩余22页未读,继续阅读
![rar](https://img-home.csdnimg.cn/images/20210720083606.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://profile-avatar.csdnimg.cn/24b6514ab2aa4c4ba19ccf735a882b81_qq_44888300.jpg!1)
qq_44888300
- 粉丝: 6
- 资源: 14
上传资源 快速赚钱
我的内容管理 收起
我的资源 快来上传第一个资源
我的收益
登录查看自己的收益我的积分 登录查看自己的积分
我的C币 登录后查看C币余额
我的收藏
我的下载
下载帮助
![](https://csdnimg.cn/release/wenkucmsfe/public/img/voice.245cc511.png)
会员权益专享
最新资源
- 利用迪杰斯特拉算法的全国交通咨询系统设计与实现
- 全国交通咨询系统C++实现源码解析
- DFT与FFT应用:信号频谱分析实验
- MATLAB图论算法实现:最小费用最大流
- MATLAB常用命令完全指南
- 共创智慧灯杆数据运营公司——抢占5G市场
- 中山农情统计分析系统项目实施与管理策略
- XX省中小学智慧校园建设实施方案
- 中山农情统计分析系统项目实施方案
- MATLAB函数详解:从Text到Size的实用指南
- 考虑速度与加速度限制的工业机器人轨迹规划与实时补偿算法
- Matlab进行统计回归分析:从单因素到双因素方差分析
- 智慧灯杆数据运营公司策划书:抢占5G市场,打造智慧城市新载体
- Photoshop基础与色彩知识:信息时代的PS认证考试全攻略
- Photoshop技能测试:核心概念与操作
- Photoshop试题与答案详解
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
![](https://img-home.csdnimg.cn/images/20220527035711.png)
![](https://img-home.csdnimg.cn/images/20220527035711.png)
![](https://img-home.csdnimg.cn/images/20220527035111.png)
安全验证
文档复制为VIP权益,开通VIP直接复制
![](https://csdnimg.cn/release/wenkucmsfe/public/img/green-success.6a4acb44.png)