没有合适的资源?快使用搜索试试~ 我知道了~
首页step by step:Allegro中PCB SI仿真步骤
Allegro PCB SI是Cadence SPB系列EDA工具之一,针对电路板级的信号完整性和电源完整性提供了一整套完善、成熟而强大的分析和仿真方案,并且和Cadence SPB的其他工具一起,实现了从前端到后端、约束驱动的高速PCB设计流程。信号完整性和电源完整性的仿真按照在这个设计流程中所处的阶段可以分为前仿真和后仿真,本文会介绍Allegro PCB SI在前仿真阶段基本的设计流程和操作步骤,并重点介绍其中的配置和模型加载环节。
资源详情
资源评论
资源推荐
Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.
P
2
/
84
Sofer Technology Co., Ltd
h
ttp://www.sofer.cn
录
目
1 Cadence Allegro PCB SI简介 .....................................7
1.1 高速 PCB 设计流程 .......................................................7
2 Allegro PCB SI的前仿真 ..........................................8
2.1 准备仿真模型和其他需求 ...................................................8
2.1.1 获取所使用元器件的仿真模型 ............................................9
2.1.2 获取所使用连接器的仿真模型 ...........................................10
2.1.3 获取所使用元器件和连接器的器件手册和用户指南等相关资料 ....................10
2.1.4 获取所需的规范文档 ..................................................10
2.1.5 了解相关电路和接口工作原理 ...........................................10
2.1.6 提取与信号完整性相关的要求 ...........................................10
2.1.7 预先创建拓扑样本 ...................................................11
2.1.8 预先创建相对于不同阈值电压的眼图模板 ...................................11
2.1.9 预先创建自定义测量 ..................................................12
2.2 仿真前的规划 ..........................................................12
2.3 关键器件预布局.........................................................13
2.4 模型加载和仿真配置 .....................................................13
2.4.1 模型的转化 ........................................................14
2.4.2 使用SI Design Setup配置 ...........................................15
2.4.3 选择需要配置的信号线 ................................................16
2.4.4 设置仿真库 ........................................................18
2.4.5 设置电源和地网络 ...................................................20
2.4.6 设置叠层 ..........................................................24
2.4.7 设置元器件类别 .....................................................27
2.4.8 为元器件分配和创建模型 ..............................................28
2.4.9 设置差分对 ........................................................37
2.4.10 设置仿真参数 .....................................................42
2.4.11 SI Design Audit相关.............................................50
2.4.12 提取拓扑 ........................................................52
2.4.13 在SigXP中设置仿真库和仿真参数 ......................................54
2.4.14 在SigXP中绘制拓扑 ................................................58
2.5 方案空间分析 ..........................................................68
2.5.1 输出驱动力扫描分析 ..................................................71
2.5.2 Stub长度扫描分析 ...................................................73
PDF created with pdfFactory Pro trial version www.pdffactory.com
Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.
P
3
/
84
Sofer Technology Co., Ltd
h
ttp://www.sofer.cn
2.5.3 线宽线间距扫描分析 ..................................................74
2.6 方案到约束规则的转化....................................................76
2.6.1 传输线延迟规则的设置 ................................................77
2.6.2 拓扑结构等传输线特性规则的设置 ........................................79
2.6.3 传输线耦合规则的设置 ................................................80
2.6.4 拓扑规则在约束管理器中的应用 .........................................81
3 Allegro PCB SI的后仿真 .........................................84
表格
表格 1: Routed Interconnect Models参数 .....................................45
表格 2: Simulation栏眉仿真参数 ...............................................47
表格 3: IO Cell Stimulus Edit窗口中的选项 ....................................68
图
图 1: 传统的PCB设计流程图 .....................................................7
图 2: Allegro PCB SI高速PCB设计流程图 .........................................8
图 3:眼图模式下的眼图模板 ....................................................11
图 4:地址、命令和控制信号传输线拓扑............................................12
图 5: RDIMM的布局示意图......................................................13
图 6: Model Integrity界面 ..................................................14
图 7:使用Model Integrity将IBIS文件转换至DML格式 ..............................15
图 8: Cadence Product Choices产品选择器窗口 ..................................16
图 9: Allegro PCB SI GXL界面 ...............................................17
图 10:Setup Category Selection窗口 ........................................17
图 11:Setup Xnet Selection窗口 ............................................17
图 12:Allegro PCB SI GXL关于网络设置的提醒框 .................................18
图 13:Setup Library Search Directories窗口 ................................19
图 14:Setup Library File Extensions窗口 ...................................19
图 15:Setup Working Libraries窗口 .........................................19
图 16:Setup Power and Ground Nets窗口 .....................................20
图 17:Allegro PCB SI GXL电压赋值窗口 .......................................21
图 18:选择“Edit Voltage On Any Net In Design” .............................21
图 19:Identify DC Nets窗口。 ..............................................22
图 20:Allegro PCB SI GXL关于电源和地网络的提醒框 .............................22
图 21:设置电源和地网络环节的SI Design Audit窗口 ...............................23
PDF created with pdfFactory Pro trial version www.pdffactory.com
Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.
P
4
/
84
Sofer Technology Co., Ltd
h
ttp://www.sofer.cn
图 22:Select Errors to be Resolved窗口自动修复VTT问题 .......................23
图 23:Change Pin Use of a Pin窗口 .........................................24
图 24:选中管脚后的Change Pin Use of a Pin窗口 ...............................24
图 25:Setup Design Cross-Section窗口 ......................................25
图 26:JEDEC规范中的RDIMM RC B0叠层 .........................................26
图 27:Layout Cross Section窗口 ............................................26
图 28:SI Design Audit窗口提示不合理的介电常数 ................................27
图 29:Setup Component Classes窗口 .........................................28
图 30:Assign Values to Discrete Components窗口 ............................29
图 31:Allegro PCB SI GXL分立元件赋值对话框 ..................................29
图 32:Assign Models to Components窗口 .....................................30
图 33:SI Model Browser窗口的DML Models栏眉 .................................31
图 34:Create Espice Device Model窗口 ......................................32
图 35:在Create IBIS Device Model窗口中创建金手指模型 .........................32
图 36:在Create IBIS Device Model窗口中创建SPD模型 ...........................33
图 37:SI Design Audit窗口提示丢失的模型 .....................................33
图 38:Select Errors to be Resolved窗口自动修复模型丢失问题 ...................34
图 39:Signal Model Assignment窗口 .........................................35
图 40:SI Model Browser窗口中分配IBIS文件 ....................................36
图 41:SI Model Browser窗口中分配IBIS器件 ....................................37
图 42:Setup Diff Pairs窗口 ................................................38
图 43:Setup Diff Pairs窗口中显示问题差分对 ...................................39
图 44:Change Diff Pair to be Defined by a Model窗口 .......................40
图 45:Change Diff Pair to be Defined by a Model窗口 .......................40
图 46:在SI Model Brower窗口中编辑IBIS器件 ...................................41
图 47:在IBIS Device Model Editor窗口中选择管脚 ..............................41
图 48:IBIS Device Pin Data窗口 ............................................42
图 49:IBIS Device Pin Data窗口中修改数据 ....................................42
图 50:Setup SI Simulations窗口 ............................................43
图 51:Setup Complete窗口 ..................................................43
图 52:Analysis Preferences窗口DevicesModels栏眉 ............................44
图 53:Analysis Preferences窗口InterconectModels栏眉 ........................44
图 54:EMS2D Preferences对话框 .............................................45
图 55:Via Model Extraction Setup窗口 ......................................46
图 56:Analysis Preferences窗口Simulation栏眉 ...............................46
图 57:Analysis Preferences窗口S-Parameters栏眉 .............................46
图 58:Set Advanced Measurement Parameters对话框 ...........................47
图 59:Fast/Typical/Slow Simulations Definition窗口 ........................48
图 60:Analysis Preferences窗口Units栏眉 ....................................48
图 61:Analysis Preferences窗口EMI栏眉 ......................................48
图 62:Analysis Preferences窗口Power Integrity栏眉 ..........................49
图 63:SI Design Audit窗口审核项目选择界面 ....................................50
PDF created with pdfFactory Pro trial version www.pdffactory.com
Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.
P
5
/
84
Sofer Technology Co., Ltd
h
ttp://www.sofer.cn
图 64:SI Design Audit窗口网络选择界面 .......................................51
图 65:SI Design Audit窗口审核错误显示界面 ....................................51
图 66:RDIMM上的预布线 ......................................................52
图 67:选择SI用户界面........................................................52
图 68:过滤器...............................................................52
图 69:查看拓扑 .............................................................52
图 70:SigXplorer界面中显示网络拓扑...........................................53
图 71:在Signal Analysis窗口选择网络提取拓扑 ..................................53
图 72:Cadence Products Choices窗口 ........................................54
图 73:SI Model Browser窗口 ................................................55
图 74:Set Model Search Path窗口 ...........................................55
图 75:DML Library Management窗口 ..........................................55
图 76:SI Model Browser窗口转换IBIS.........................................55
图 77:LayerStack Manager窗口 ..............................................56
图 78:导入叠层 .............................................................56
图 79:选择来源文件..........................................................56
图 80:命名叠层 .............................................................56
图 81:Layout Cross Section窗口显示默认6层板叠层 ..............................57
图 82:Pulse Stimulus栏眉 ..................................................57
图 83:S-Parameters栏眉 ....................................................57
图 84:Simulation Paremeters栏眉 ...........................................58
图 85:Simulation Modes栏眉 ................................................58
图 86:Measurement Modes栏眉 ...............................................58
图 87:EMI栏眉 .............................................................58
图 88:Add Element Browser窗口中选择IbisDevice..............................59
图 89:Add Element Browser窗口中选择寄存器芯片 ................................59
图 90:Select IBIS Device Pin窗口中选择缓冲器模型 .............................60
图 91:在SigXplorer窗口中摆放缓冲器模型 .......................................60
图 92:在SigXplorer窗口中摆放电源模型 .........................................61
图 93:在SigXplorer窗口中摆放传输线模型 .......................................61
图 94:在SigXplorer窗口中摆放过孔模型 .........................................62
图 95:在SigXplorer窗口中电源参数值...........................................62
图 96:在SigXplorer窗口中修改电阻阻值 .........................................63
图 97:View Trace Model Parameters窗口显示传输线参数 .........................63
图 98:在SigXplorer窗口中修改传输线参数 .......................................64
图 99:在SigXplorer窗口中修改传输线所在层面 ....................................64
图 100:在SigXplorer窗口中拷贝传输线模型 ......................................65
图 101:在SigXplorer窗口中拷贝和移动模型 ......................................65
图 102:在SigXplorer窗口中连接模型绘制拓扑 ....................................66
图 103:在SigXplorer窗口中设置驱动器状态 ......................................66
图 104:在IO Cell Stimulus Edit窗口中设置伪随机码激励 .........................67
图 105:在SigXplorer窗口中选择测量 ...........................................68
PDF created with pdfFactory Pro trial version www.pdffactory.com
剩余83页未读,继续阅读
sandmancn
- 粉丝: 1
- 资源: 4
上传资源 快速赚钱
- 我的内容管理 收起
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
会员权益专享
最新资源
- RTL8188FU-Linux-v5.7.4.2-36687.20200602.tar(20765).gz
- c++校园超市商品信息管理系统课程设计说明书(含源代码) (2).pdf
- 建筑供配电系统相关课件.pptx
- 企业管理规章制度及管理模式.doc
- vb打开摄像头.doc
- 云计算-可信计算中认证协议改进方案.pdf
- [详细完整版]单片机编程4.ppt
- c语言常用算法.pdf
- c++经典程序代码大全.pdf
- 单片机数字时钟资料.doc
- 11项目管理前沿1.0.pptx
- 基于ssm的“魅力”繁峙宣传网站的设计与实现论文.doc
- 智慧交通综合解决方案.pptx
- 建筑防潮设计-PowerPointPresentati.pptx
- SPC统计过程控制程序.pptx
- SPC统计方法基础知识.pptx
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0