1.5 设计文件读入
读入文件有 2 中方式,read 方式和 analyze + elaborate 方式。
analyze 用以分析、翻译 RTL 代码,并将中间结果存入指定的库中。elaborate 用于为设
计建立一个结构级与工艺无关的描述。read 可一步完成 analyze + elaborate 的操作。read 比
analyze + elaborate 支持的格式更多,analyze + elaborate 仅支持 VHDL 和 Verilog 文件,但
read 不支持参数修改、VHDL 中的构造体选择等功能。
read 方式点击 File — read…,读入设计文件,顶层自动识别一般不用设置,如需修改
顶层,在工具栏中修改或在 DC 底端的 design_vision>中输入 current_design xxx 设置 xxx 为
当前设计即顶层。
analyze + elaborate 方式先点击 File — Analyze…,在弹框中选择 Verilog 或 VHDL 文件
并勾选 Create New Library if it Doesn’t Exist 选项。然后点击 File — Elaborate…,在弹框中
选择库(Analyze Design 中的设置)和设计并勾选 Reanalyse out-of-date libraries 选项。
评论0