电子民工 QQ:47086388
锁相环基础
在通信系统中产生可变的本振信号(LO)的方法有以下几种:倍频/混频、直接数字频
率合成(DDS)和锁相环技术(PLL)。其中倍频/混频方法杂散较大,谐波难以抑制;DDS
器件工作频率较低且功耗较大,而 PLL 技术相对来说具有应用方便灵活与频率范围宽等优
点,是现阶段主流的频率合成技术。
目前生产 PLL 芯片的知名厂商有:模拟器件公司(ADI)、美国国家半导体公司(NS)、
德州仪器(TI)等。他们的代表型号分别有 ADF4111(ADI)、LMX2346(NS)、TRF3750
(TI)。
1.基本工作原理
锁相环包括四个基本模块:压控振荡器(VCO)、鉴相器(PD)、分频器(Div)和环路
滤波器(LPF),如下图
图 1 锁相环基本框图
压控振荡器(VCO): 产生射频信号。其输出频率受到控制电压的影响,大多数 VCO 的输
出频率随控制电压升高而升高,即具有正斜率;
分频器(Div): 对 VCO 的输出频率进行分频,使频率降下来以便于处理;
鉴相器(PD): 对输入的参考频率(相位)f
ref
和分频后的f
bak
进行比较,根据频率(相
位)之差产生对应的输出电压;
低通滤波器(LPF): 对鉴相器输出的电压进行滤波,为 VCO 提供干净的控制电压,同时
为系统提供一定的稳定裕量,该低通滤波器也称为环路滤波器。
PLL是一个频率/相位的自动控制系统:假如f
out
偏离期望的频率,则f
bak
会与f
ref
产生一定
的频差,此时鉴相器会根据该频差输出对应的控制电压去迫使f
out
回到期望的频率;当f
ref
变
化时,鉴相器的两个输入频率会产生一定的频差,接着鉴相器输出电压会随频差的大小而改
变,迫使f
out
变化到对应的频率,以保证f
bak
与f
ref
相等。也就是说,我们可以通过改变f
ref
使f
out
变化到我们希望的频率,同时f
out
还能够自动跟踪f
ref
的变化,这个特点使PLL能够用作频率合
成器和调制/解调器。
2.锁相环性能参数
锁相环系统有以下几个较为重要的技术指标:
⑴频率准确度: 实际输出频率f
out
与标称输出频率f
o
之差,一般由分频数N与参考源f
ref
决定;
⑵频率稳定度: 在一定时间间隔内,频率的相对变化程度(f-fo)/fo,单位一般为ppm
(10
-6
)或ppb(10
-9
),该指标一般由参考源f
ref
决定;
⑶频率精度: 相邻两个输出频率的最小间隔,对于整数分频,其频率精度等于f
ref
;
对于小数分频,其频率精度可为任意小;
博客:http://xidian123.52rd.net MSN:wxch2000@hotmail.com
评论0