关于关于SAR ADC的数字校准算法的数字校准算法
在现有工艺水平下,由于受电容失配、系统失调以及噪声等因素的限制,采用电荷再分配结构的SAR ADC能够
达到的精度被限制在12位左右。因此,高精度ADC设计必须依靠校准技术。一般校准技术有两类:模拟校准技
术是在模拟领域把相关的量调整到正常数值或者利用激光对芯片元件进行修正,但这种技术成本高,且容易受
到封装时机械应力的影响;还有一种数字校准技术,通过把电路中失配误差等影响在数字领域描述,然后在数
字领域对输出代码进行调整,而不关心模拟领域的物理量数值。数字校准是现行校准技术的主流。 1 SAR
ADC内核原理 SAR ADC的基本结构由比较器、DAC、SAR逻辑控制电路组成,如图1所示。
在现有工艺水平下,由于受电容失配、系统失调以及噪声等因素的限制,采用电荷再分配结构的SAR ADC能够达到的精
度被限制在12位左右。因此,高精度ADC设计必须依靠校准技术。一般校准技术有两类:模拟校准技术是在模拟领域把相关
的量调整到正常数值或者利用激光对芯片元件进行修正,但这种技术成本高,且容易受到封装时机械应力的影响;还有一种数
字校准技术,通过把电路中失配误差等影响在数字领域描述,然后在数字领域对输出代码进行调整,而不关心模拟领域的物理
量数值。数字校准是现行校准技术的主流。
1 SAR ADC内核原理内核原理
SAR ADC的基本结构由比较器、DAC、SAR逻辑控制电路组成,如图1所示。
基本工作过程:首先模拟输入Vin被采样保持,送入比较器的一端, N位SAR寄存器的初始值为中间值,DAC将该值转换
为对应模拟量VDAC=VREF/2。比较器开始比较Vin与VDAC的大小。若Vin>VDAC,则比较器输出1,SAR寄存器的位保持,
次高位预置为1;反之,比较器输出0,SAR寄存器的位为0,次高位预置为1,ADC进行下比较。这样反复逐次比较直到SAR
寄存器的位,寄存器中保存的N位数字量就是ADC的转换结果。
2 数字校准算法数字校准算法
数字校准算法的基本思想是在ADC正常使用前,先计算电容失配等的一些非线性误差,把误差相应地在数字领域用校准
码形式描述,并在正常工作过程中把这些校准码加载到电路中进行误差校准,从而达到校准失配的目的。校准码的产生和使用
有不同的算法,本文设计了一种从低位到高位电容依次校准的思想。
2.1 校准码产生的算法原理说明校准码产生的算法原理说明
本设计中采用对称的分段电容结构,如图2。对称差分结构使得比较器输入负载相等,消除比较器的共模噪声,提高信噪
比;分段电容阵列采用高位与低位通过过渡电容耦合的结构,保证了MSB的高精度以及LSB的单调性。N(N=M+K)位的
SAR ADC由左右侧差分结构的高M位DAC以及左侧低K位的DAC构成,右侧低K位则用于校准电容阵列的失配误差。
产生校准码的工作过程中,设置两种电容阵列工作状态:Φ1工作状态下接入一组电容,并将左右侧电容阵列的输出与比
较器的输入端断开,同时电容阵列输出端接共模电平VCM;Φ2工作状态下接入另一组电容,输出接比较器两端的输入端进行
比较。通过两种工作时序的切换,根据电荷守恒以及电荷重分配原理,待校准电容之间的失配误差可以通过右侧低K位的校准
电容阵列表示出来。
下面以高位电容为例,分析校准码产生原理细节。图3为在两个不同的工作状态下左侧电容阵列的等效模型。