没有合适的资源？快使用搜索试试~ 我知道了~

首页Xilinx Vivado 硬件诊断（ ila和vio的使用）.docx

Xilinx Vivado 硬件诊断（ ila和vio的使用）.docx

xilinx

需积分: 46 59 下载量 32 浏览量更新于2023-05-14 评论 2 收藏 2.88MB DOCX 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

试读

15页

Xilinx Vivado 硬件诊断（ ila和vio的使用），两者的灵活交换使用，基本的调试基本功

资源详情

资源评论

资源推荐

Xilinx Vivado 硬件诊断（ ila 和 vio 的使用）

xilinx.eetrend.com08/03/2018

作者：OpenS_Lee

1 背景知识

在我们的 FPGA 设计项目中，硬件的诊断和校验可能会占去超过 30%—40%的 FPGA 开

发时间，FPGA 的 debug 也是 FPGA 设计中重要的一环。掌握并灵活运用 FPGA 设计工具

的 debug 功能也是加快 FPGA 设计的关键。

1.1 ILA(Integrated Logic Analyzer)

FPGA 设计中的信号连接到 ILA 核的时钟和探针输入如图 1。这些信号附加到探针输入，

以设计速度采样，并使用片上块 RAM（BRAM）存储。核参数指定探针的数量、跟踪样本

深度和每个探针输入的宽度。使用与 FPGA 的 JTAG 接口连接的自动实例化调试核心集线

器与 ILA 核进行通信。

图 1 ILA Core

1.2 VIO (Virtual Input/Output core)

VIO 核是一个可定制的核，可以实时监控和驱动内部 FPGA 信号。不像 ILA 核，不需要片

上或片外 RAM。

VIO 核有两种类型的信号： . Input probes .Output probes

图 2 VIO Block Diagram

2 ila 和 vio 在工程中使用

我们使用 uart 工程来做示例。

图 3 uart 示例模块图

如图 3 所示，整个串口工程包括波特率时钟产生模块，串口接收模块和串口发送模块。我

们将使用 ila IP 对 uart_rx 模块的接收数据进行 debug，使用 vio IP 对 uart_tx 模块进行

debug。

剩余14页未读，继续阅读

Xilinx Vivado 硬件诊断（ ila和vio的使用）

豆豆有点二

粉丝: 10
资源: 185

上传资源快速赚钱

我的内容管理收起

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

会员权益专享

Xilinx Vivado 硬件诊断（ ila和vio的使用）.docx

评论0

会员权益专享

最新资源

Xilinx Vivado 硬件诊断（ ila和vio的使用）.docx

评论0

Xilinx Vivado 硬件诊断（ ila和vio的使用）

Xilinx ChipScope ICON/ILA/VIO 工程

Xilinx ChipScope ICON_VIO_ILA 使用方法总结

xilinx_vivado_sdk_web_2019.1

怎么从vivado2020.1更新到2020.2

xilinx vivado 2019.2安装

vivado vio和ila

使用vivado2022.2 和petalinux 2022.2 部署vitis ai

ug902-vivado-high-level-synthesis.pdf

vivado无法删除ila核

VIVADO 2017.4 和VIVADO 2018.2区别

xilinx vivado 2022.1 license

vivado IP核 ila

xilinx vivado srio license

ug902-vivado-high-level-synthesis.pdf 中文

在Vivado HLS中的Directive中优化.cpp文件生成的输入输出端口

在Vivado HLS中的Test Bench的.cpp文件如何输出数据流

vivado ILA逻辑分析仪

vivado 打开ila

在Vivado HLS中的Test Bench的.cpp文件如何用cout和<<输出数据流

会员权益专享

最新资源