Xilinx Vivado 硬件诊断（ ila 和 vio 的使用）
xilinx.eetrend.com08/03/2018
作者：OpenS_Lee
1 背景知识
在我们的 FPGA 设计项目中，硬件的诊断和校验可能会占去超过 30%—40%的 FPGA 开
发时间，FPGA 的 debug 也是 FPGA 设计中重要的一环。掌握并灵活运用 FPGA 设计工具
的 debug 功能也是加快 FPGA 设计的关键。
1.1 ILA(Integrated Logic Analyzer)
FPGA 设计中的信号连接到 ILA 核的时钟和探针输入如图 1。这些信号附加到探针输入，
以设计速度采样，并使用片上块 RAM（BRAM）存储。核参数指定探针的数量、跟踪样本
深度和每个探针输入的宽度。使用与 FPGA 的 JTAG 接口连接的自动实例化调试核心集线
器与 ILA 核进行通信。
剩余14页未读，继续阅读
评论0