摘要：在高速串行信号的眼图或抖动测试时，合理设置仪器的
CDR
（时钟与数
据恢复）参数才能保证测量结果的有效性和准确性。
关键词：
CDR,
眼图测量，抖动测量，实时示波器
在当今的
GHz
速率的串行数据测试中，眼图和抖动测试是最重要的两个测
试项目。眼图和抖动测量中，测试仪器必须从待测试信号中恢复参考时钟，用该
时钟同步和采样数据。因此，恢复时钟的方法会直接影响眼图和抖动测试结果，
各种串行数据标准都规定了抖动测量中时钟恢复电路
CDR
的参数，正确的设置
测试仪器的
CDR
参数才可以使测量结果与芯片接收端的实际性能保持一致。
图
1
：典型的串行数据链路系统图
下图
1
所示为某串行数据链接的系统图，在
Fibre Channel
、
Gigabit Ethernet
、
SDH
等串行链路中都采用了这样的架构。发送端（
TX
）发送的信号通过信道传
输到接收端（
RX
）后，收发器芯片
RX
部分的时钟恢复电路从串行数据中恢复
出时钟，用恢复的时钟来同步串行数据，进行采样。由于多种原因，进入
RX
的
串行数据信号可能有较大的抖动，理想情况下（锁相环
PLL
的环路带宽无穷大
时），时钟恢复电路的
PLL
输出的时钟和
RX
的输入数据信号同相，即零抖动，
这时，
RX
的判别电路（如图
1
中的
D
触发器）有最大的建立时间和保持时间余
量。但是，由于
PLL
的环路响应为低通滤波器特性，只能消除串行数据中低频
段的抖动，不能处理高频抖动，所以，现实情况中收发器芯片
RX
端“看到”的眼图是有抖动的。
在图
1
中，
RX
端
PLL
的参数是影响眼图和抖动性能的决定因素。
PLL
是一
种广泛使用的电子电路，可以用于获得特定频率的时钟、射频信号调制与解调和
串行数据的时钟恢复。
图
2
：锁相环的系统框图
如图
2
为
PLL
的系统图，包括鉴相器（
phase detector
）、环路滤波器（
loop
filter
）、压控振荡器（
voltage controlled oscillator
，简称
VCO
）三个基本部分。
PLL
的工作原理请参考模拟电路书籍。
在接收端的
PLL
中，鉴相器、环路滤波器和
VCO
三部分组成的环路的频响
为低通滤波器特性。如下图
3
所示，接收端的时钟恢复电路的频响是一个低通滤
波器，其传递函数为
H
L
,
当串行数据信号的抖动变化频率较低时，即从直流到
PLL
的截至频率，
PLL
能及时追踪到数据跳变沿（即锁住相位），输出的时钟与
输入数据同相（严格讲相位差为固定常数），这样抖动为零。当连续边沿的抖动
变化太快时（即存在高频抖动时），
PLL
不能及时追踪到边沿的变化，于是输出
的时钟和数据边沿存在抖动，所以，接收端的
CDR
不能滤除高于截至频率的抖
动，它的抖动传递函数（
Jitter Transfer Function
简称
JTF
）的频响为高通滤波特
性，接收端
CDR
又称为
TIE
抖动的高通滤波器。如图
3
，抖动传递函数
H
H
=1-H
L
。
评论0