FPGA 工作原理
看完后,如果感觉还可以的话,请支持一下,发表一下自己的看法
一.查找表(Look-Up-Table)的原理与结构
采用这种结构的 PLD 芯片我们也可以称之为 FPGA:如 altera 的 ACEX,APEX 系列,xilinx 的 Spartan,Virtex 系
列等。
查找表(Look-Up-Table)简称为 LUT,LUT 本质上就是一个 RAM。 目前 FPGA 中多使用 4 输入的 LUT,所以每
一个 LUT 可以看成一个有 4 位地址线的 16x1 的 RAM。 当用户通过原理图或 HDL 语言描述了一个逻辑电路以后,
PLD/FPGA 开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入 RAM,这样,每输入一个信号进行
逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。
下面是一个 4 输入与门的例子,
实际逻辑电路 LUT 的实现方式
a,b,c,d 输入 逻辑输出 地址 RAM 中存储的内容
0000 0 0000 0
0001 0 0001 0
.... 0 ... 0
1111 1 1111 1
二.基于查找表(LUT)的 FPGA 的结构
我们看一看 xilinx Spartan-II 的内部结构,如下图: