Avalon总线规范中文版_avalonst

FPGA

avalon

需积分: 48 74 浏览量更新于2023-05-24 评论 1 收藏 1.28MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

Avalon 总线规范

参考手册

(Avalon 从端口传输与流模式从端口传输部分 )

Avalon 总线是一种将片上处理器和外设连接成片上可编程系统（ SOPC）的一种简单总线

结构。

Avalon 总线是一种接口方式，它规定了主从设备之间的接口方式及其通信时序。 Avalon 总

线的设计目的在于：

■ 简便：提供了简单易学的协议；

■ 优化总线逻辑的资源利用：节约了可编程器件（ PLD ）内部的逻辑单元（ LE）；

■ 同步操作：将 PLD 上的其他用户逻辑很好的集成在一起，从而避免了复杂的时序分析；

基本的 Avalon 总线事务可以在主﹑从设备之间传送一个字节，半字或字（ 8， 16 或 32

位）。

当一次事务处理完成，总线可以迅速的在下一个时钟到来的时候在相同的主从设备之间或其

他的主从设备间开始新的事务。 Avalon 总线也支持一些高级功能，如 “ 延迟型

（latency-aware）外设”，“流（ streaming）外设”及多总线主设备。这些高级的功能使其允

许在一个总线事务中进行外设间的多数据单元的传输。 Avalon 总线支持多个总线主设备。

多主设备的结构为 SOPC 系统及高带宽外设提供了很大程度上的稳定性。例如，一个主外

设可以进行直接存储器访问（DMA ），而不需要处理器在数据传输路径上从外设将数据读入

存储器。 Avalon 总线上，主设备和从设备之间的相互作用是基于一种被称为“从设备

（slave-side）仲裁” 的技术。从设备仲裁决定了当多主设备在同一时刻尝试连接同一个从设

备的时候，哪个主设备获得从设备控制权。从设备仲裁具有两个优势：

1．仲裁细节内嵌于 Avalon 总线内部。所以，主设备和从设备的接口具有一致性，不考虑

总线上的主设备和从设备的数量。在每一个和 Avalon 总线相连接的主设备看来，它都是

总线上唯一的主设备。

2．多个主设备可以同时完成总线事务，就像他们并不是在同一个总线周期连接到同一个从

设备一样。 Avalon 总线的设计是为了配合片上可编程系统（SOPC）的。它是一种由 PLD 内

部逻辑和布线资源的主动片上总线结构。 Avalon 结构的一些原则如下：

1．与外设的接口同步于 Avalon 时钟。所以，没有复杂的，异步的握手 /应答模式。 Avalon

总线（及整个系统）的性能可以通过使用标准的同步时序分析技术来实现测量。

2．所有的信号都是有效“低”和“高” ，这样便于总线操作的立即转换。位于 Avalon 内

部的多路复用器（不是三态缓冲器）来决定哪个信号驱动哪个外设。

3．地址，数据和控制信号使用分离的，专用端口，这样简化了外设的设计。外设不需要

对地址和数据的总线周期进行解码，也不需要在非使能的时候禁止输出。

功能简介

Avalon 也包括很多的功能和约定来支持 SOPC Builder 软件自动产生的系统﹑总线和外

设：

高于 4G 的地址空间－存储器和外设可以被映射为 32 位地址空间中的任何地址。

同步接口－所有的 Avalon 信号都被 Avalon 总线时钟同步。这样简化了 Avalon 总线的相关

时序行为并便于高速外设的集成。

分离的地址，数据和控制线路－分离的，专用的地址和数据路径更便于与用户逻辑相连接。

外设不需要对数据和地址周期进行译码。

内置地址译码器－ Avalon 总线自动的为所有外设产生片选（ Chip Select）信号，大大的简化

了 Avalon 外设的设计。

多主设备总线结构－在 Avalon 总线上可以存在多个主外设。 Avalon 总线自动产生仲裁逻辑。

基于向导式的配置－方便使用的图形化向导引导用户完成对 Avalon 总线的配置（增加外设，

确定主 /从关系，定义存储器映射）。Avalon 总线结构的自动产生是由用户在向导界面的输入

来决定的。

动态总线容量－Avalon 总线自动处理数据位宽不匹配的外设间传送数据的细节，便于在多

种不同宽度的设备间接口。

名词及概念

许多与 SOPC 相关的名词和概念都完全是新的，他们和传统的片外总线结构有着本质的不

同。设计者需要懂得这点，以便可以理解 Avalon 总线规范。下面的名次及概念构成了一个

理论化的框架，而 Avalon 总线规范就是建立在这一框架的基础上的。它们贯穿于整个文档。

总线周期

总线周期被定义为 Avalon 主时钟的相邻上升沿之间的时间间隔，它是总线时钟周期的基本

单元。总线信号时序参照于总线周期时钟。

总线传输

Avalon 总线的一次传输是对数据的一次读 /写操作，它可能持续一个或多个总线周期。 Avalon

总线所支持的传输位宽为：一个字节（ 8 位），半个字（ 16 位）或一个字（ 32 位）。

流传输

流传输为“流主设备”和“流从设备”之间的连续性数据传输建立一个开放式的管道。

带有延迟的读传输

有些同步设备在刚刚开始传输的时候，需要延迟几个时钟周期才能够完成其第一次读数据的

过程，而在之后的传输过程中就可以每一个周期返回一个数据。带有延迟的读传输可以增加

这些同步设备的带宽利用率。延迟性传输允许一个主设备发出读请求后，转而执行另一个无

关任务，过一段时间再接收数据。尽管之前的数据还没有接受到，这个无关的任务也可以发

出另一次读请求。这有利于进行连续标准地址的存取的指令存取操作和 DMA 传输。这样，

CPU 和 DMA 主设备可以预读取其需要的数据，所以这使得同步存储器保持活跃状态，并减

少了平均存储延时。

SOPC Builder 软件及 Avalon 总线的产生

SOPC Builder 是 Altera 开发的一款系统生成和集成工具。 SOPC Builder 所产生的片上电路系

统模块包括 Avalon 总线、主外设和从外设。SOPC Builder 提供了图形化的用户接口，应用

这种接口可以实现向系统模块中添加主、从外设，配置外设及配置 Avalon 总线将外设连接

起来。这样， SOPC Builder 自动的创建并连接 HDL 模块，便可以实现用户 PLD 设计的每

一个部分。

系统模块

考虑在可编程芯片上实现用户自定义系统的结构，其中一部分是由 SOPC Builder 自动产生

的。

在 Altera PLD 上实现的完整系统如图 1 所示。出于本文的目的，系统模块的一些部分是由

系统级的任务，并通过 Avalon 总线与其他的系统部件相通信。外设是模块化的系统部件，

依赖于系统的需要，可以在设计的时候增加或者移除。 Avalon 外设可以是存储器、处理器，

也可以是传统的外设器件，如 UART ，PIO，定时器或总线桥。任何的用户逻辑都可以成为

Avalon 外设，只要它满足本文所述的提供与 Avalon 总线接口的地址、数据及控制信号接口。

连接于 Avalon 总线的外设将被分配专用的端口。除了连接于 Avalon 总线的地址、数据及控

制端口之外用户也可以自行定制端口。这些于用户逻辑相连接的信号扩展了系统模块的应

用。 Avalon 外设要么是主外设，要么是从外设。主外设可以于 Avalon 上开启总线传输，其

至少有一个连接于 Avalon 总线模块的主端口。主外设也可以有一个从端口其允许此设备接

受其他连接于 Avalon 总线的主设备开启的总线传输。而从设备只能响应 Avalon 总线传输，

而不能够开启总线传输。像存储器， UART 这样的从设备，通常只有与 Avalon 总线模块相

连接的一个从端口。在 SOPC 环境中，区分以下 Avalon 总线主设备 /从设备的外设类型是

十分重要的。

系统模块内部外设

如果 SOPC Builder 在外设库中找到了一个外设，或者设计者指定了一个用户外设的设计文

件， SOPC Builder 将自动的将此外设与 Avalon 总线模块相连接。这种外设是指系统模块之

内的外设，也就是被认为是系统模块的一个部分。与 Avalon 总线相连接的地址、数据及控

制端口是向用户隐藏的。外设中任何附加的非 Avalon 端口将作为系统模块的端口显示于外。

这些端口可能与物理管脚直接相连或者可能与片上的其他模块相连。

系统模块外部外设

Avalon 总线外设也可以存在于系统模块之外。设计者选择将模块置于系统模块之外

可能有以下几个原因：

■ 外设在物理上位于 PLD 器件之外

■ 外设需要某些粘连逻辑（ glue logic ）使其与 Avalon 总线信号连接

■ 在系统模块产生的时候，外设的设计还没有完成

在这些情况下，相应的 Avalon 总线模块信号作为系统模块的端口现于外部（及指定的外设）。

主端口（ Master Port）

主端口是主外设上用于开启 Avalon 总线传输的一系列端口的集合。主端口与 Avalon 总线模

块直接相连。实际上，一个主外设可能有一个或多个主端口及一个从端口。这些主端口及从

端口的相互依赖关系是由对外设进行设计时决定的。但是，这些主、从端口上的单独的总线

传输应该总是遵循本文所述。本文中所提及的所有主设备传输都是指单独的主端口的 Avalon

总线传输。

从端口（ Slave Port）

从端口是指在位于某一外设上的，从另一外设主端口接受 Avalon 总线传输的一系列端口的

集合。从端口也直接与 Avalon 总线模块相连接。主外设也可以有一个从端口，通过这个从

端口可以使其接受 Avalon 总线上其他主设备的传输。本文所提及的所有从设备传输都是指

单独的从端口的 Avalon 总线传输。

主-从端口对（ Master-Slave Pair）

“主－从端口对” 是指通过 Avalon 总线模块相连接的一个主端口和一个从端口构成的组合。

从结构上讲，这些主、从端口与 Avalon 总线模块上的相应端口相连接。主端口的控制及数

据信号可以有效的通过 Avalon 总线模块与从端口相互作用。主、从端口之间的连接（这就

构成了主 -从端口对）是在 SOPC Builder 中所确定的。

PTF 文件、 SOPC Builder 参数及开关

剩余20页未读，继续阅读

MapleKing1990

粉丝: 0
资源: 7

会员权益专享

Avalon总线规范中文版

评论0

会员权益专享

最新资源

Avalon总线规范中文版

评论0

Avalon接口类型浅析

Avalon 总线规范_中文

avalon总线介绍

avalon总线例程

avalon总线突发传输的主设备代码

怎么理解Avalon总线协议中的burstcount

avalon总线主设备代码

avalon总线组件的testbench

那avalon总线主设备更复杂的代码什么样子呢

通过Avalon总线读取sdram数据

在fpga内，通过Avalon总线读取sdram数据

avalon突发传输主设备代码

写一个verilog的avalon读写测试文件

avalon mm 寄存器

avalon通信协议详细

avalonmm 接口

基于FPGA的CAN总线控制器的设计 中

autosar qingniao_avalon

FPGA JTAG数据回读

【FPGA】基于Avalon_MM接口的SDRAM读写

会员权益专享

最新资源

基于FPGA的CAN总线控制器的设计中