XDC约束技巧之CDC篇_vivado差分时钟 - CSDN文库

需积分: 50 51 浏览量更新于2023-05-29 评论 2 收藏 947KB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

Page 1

XDC 约束技巧之 CDC 篇

上一篇《XDC 约束技巧之时钟篇》介绍了 XDC 的优势以及基本语法，详细说明了如

何根据时钟结构和设计要求来创建合适的时钟约束。我们知道 XDC 与 UCF 的根本区别之

一就是对跨时钟域路径（CDC）的缺省认识不同，那么碰到 FPGA 设计中常见的 CDC 路

径，到底应该怎么约束，在设计上又要注意些什么才能保证时序报告的准确性？

CDC 的定义与分类

CDC 是 Clock Domain Crossing 的简称，CDC 时序路径指的是起点和终点由不同时钟

驱动的路径。在电路设计中对这些跨时钟域路径往往需要进行特别的处理来避免亚稳态的

产生，例如使用简单同步器、握手电路或是 FIFO 来隔离。

安全的 CDC 路径

所谓安全的 CDC 路径是指那些源时钟和目标时钟拥有相同的来源，在 FPGA 内部共

享部分时钟网络的时序路径。这里的安全指的是时钟之间的关系对 Vivado 来说是全透明

可分析的。

不安全的 CDC 路径

不安全的 CDC 路径则表示源时钟和目标时钟不同，且由不同的端口进入 FPGA，在

芯片内部不共享时钟网络。这种情况下，Vivado 的报告也只是基于端口处创建的主时钟在

约束文件中所描述的相位和频率关系来分析，并不能代表时钟之间真实的关系。

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余7页未读，立即下载

评论0

like_legend

粉丝: 0
资源: 5

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈