Verilog语言编程规范

前 言

范围

术语

代码标准

命名规范

文件命名

 代码命名总则

注释

一行一个端口声明

在定义端口时，按照端口类型或端口功能定义端口顺序。

保持端口顺序一致。

声明内部 

在一个段内声明所有内部 

代码流中不同结构之间用一空行隔开

模块划分和重用

不能访问模块外部的  和 

不使用  编译指令

建议模块的端口信号尽可能少。

异步逻辑划分

状态机划分

控制逻辑和存储器划分

逻辑设计经验

时钟域要尽可能少，所用时钟尽可能加全局 !"##

异步接口信号同步化

避免寄存器的数据与时钟异步

使用无毛刺的门控时钟使能信号

直接作用信号无毛刺

不要给信号赋 $ 值

寄存器变量只能在一个 %&' 语句中赋值

对常量使用参数而不使用文本宏

不能重复定义参数

不能重复定义文本宏

保持常量之间的联系

状态编码的参数使用

 (、 ) 配合使用

用基地址*地址偏移量生成地址

使用文本宏表示寄存器字段位置和值

常用综合标准

%&'的敏感列表要完整

一个 %&'的敏感列表中只能有一个时钟

只使用可综合的结构

组合逻辑的条件需完备

循环结构中禁用 ' 语句

避免无界循环

端口连接禁用表达式

禁用 ,-

边沿敏感结构中使用非阻塞赋值（./）

三态元件建模

前 言

编写本标准的目的是为了统一部门内部 #234562 设计用  语言编程风格，

提高  设计源代码的可读性、可靠性和可重用性，减少维护成本，最终提高产品生

产力；并且以此作为代码走查的标准。

此标准以公司的《 语言编程规范》为蓝本，有所增删。

本规范的内容包括：本规范定义了语言的编程方面的准则。主要包括：设计命

名规范、注释、编程风格、模块划分和重用、逻辑设计经验、常用编程技巧、结构化测试

技术准则以及常用综合标准。

本标准的附录 、附录  是资料性附录。

 术语

HDL ：Hardware Description Language

RTL ：Register Transfer Level

PLL ：Phase Locked Loop

UDP ：User Defined Primitive

VC ：Visual Component

 代码标准

 命名规范

 文件命名

 一个模块为一个文件。

较为麻烦，也不易理解设计。原则上设计的文件只包含一个模块。

 有片或片以上的#234时采用： 单板名1功能1),1,，表示第几片#234

 只有片#234时采用 ： 单板名1),1,

原因： 便于理解是哪块单板的 #234。

 模块文件的命名规范

 功能模块：

 要求采用模块功能命名如：

1-$上行复用模块

模块层次尽可能不要超过层，低层模块的命名要求包含上层模块名如：

1-$1上行复用寄存器模块

原因： 便于理解是#234的模块层次结构、功能，调用的89:6模块除外。