深入了解内存（SRAM、DRAM、SDRAM） - CSDN文库

内存\SRAM、DRAM、SDRAM

5星 · 超过95%的资源需积分: 46 5 浏览量更新于2023-07-07 评论 7 收藏 642KB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

深入了解内存

（SRAM、DRAM、SDRAM）

目录

第一章 RAM 的基本原理

1.1 寻址原理概述

1.2 从“线”到“矩阵”

1.3 DRAM 基本存储单元结构

第二章 SRAM 的基本原理

2.1 SRAM 芯片的引脚定义

2.2 SRAM 芯片的读写操作概述

第三章 DRAM 的基本原理

3.1 多路寻址技术

3.2 DRAM 的读取过程和各种延时

3.3 DRAM 的刷新

3.4 快页模式 DRAM

3.5 扩展数据输出 DRAM

第四章 SDRAM 的基本原理

4.1 SDRAM 芯片的引脚定义

4.2 SDRAM 芯片的初始化和模式寄存器的设置

4.3 SDRAM 的指令例表

4.4 SDRAM 的读取过程分析

4.5 SDRAM 的 CAS 延迟

4.6 SDRAM 的写入过程分析

知道了 RAM 的基本结构是什么样子的，下面我们就谈谈 RAM 存储字节的过程是怎样的：上

面的示意图 1 显示的也仅仅是最简单状态下的情况，也就是当内存条上仅仅只有一个 RAM 芯片

的情况。

对于 X86 处理器，它通过地址总线发出一个具有 22 位二进制数字的地址编码－－其中 11

位是行地址，另外 11 位是列地址，这是通过 RAM 地址接口进行分离的。

行地址解码器（row decoder）将会首先确定行地址，然后列地址解码器（column decoder）

将会确定列地址，这样就能确定唯一的存储数据的位置，然后该数据就会通过 RAM 数据接口将

数据传到数据总线。

另外，需要注意的是，RAM 内部存储信息的矩阵并不是一个正方形的，也就是行和列的数

目不是相同的－－行的数目比列的数目少。(后面我们在讨论 DRAM 的过程中会讲到为什么会这

样)

上面的示意图 2 粗略的概括了一个基本的 SRAM 芯片是如何工作的。SRAM 是“staticRAM

（静态随机存储器）”的简称，之所以这样命名是因为当数据被存入其中后不会消失（同 DRAM 动

态随机存储器是不同，DRAM 必须在一定的时间内不停的刷新才能保持其中存储的数据）。

一个 SRAM 单元通常由 4-6 只晶体管组成，当这个 SRAM 单元被赋予 0 或者 1 的状态之后，

它会保持这个状态直到下次被赋予新的状态或者断电之后才会更改或者消失。

SRAM 的速度相对比较快，而且比较省电，但是存储 1bit 的信息需要 4-6 只晶体管制造

成本太高了（DRAM 只要 1 只晶体管就可以实现）。

● 1.3 DRAM 基本存储单元结构

不管你相信不相信，目前主流内存中的 RDRAM(Rambus)、DDR SDRAM、SDRAM 甚至是 EDO RAM

的基本结构都是相同的，它们都是属于 DRAM（Dynamic RAM：动态随机访问存储器）。所有的 DRAM

基本存储单元都是由一个晶体管和一个电容组成。

这样的基本存储单元的架构是目前最经济的方式，电容的状态决定着内存基本存储单元的

逻辑状态是“0”还是“1”－－充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”，

不过正是因为使用了电容器所以产生了一些局限性。

电容存储的电荷一般是会慢慢泄漏的，这也就是为什么内存需要不时的刷新的缘故。电容

需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是 0.2-0.18 微秒（由于内存

工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。

从技术上讲，实现内存的定时刷新并不是什么难事，DRAM 厂商指出这种刷新操作必须每

64ms 进行一次，这也就意味着 DRAM 基本存储单元大约有 1％的时间用在了刷新上。

对于 DRAM 来说最大的问题是，读取内存会造成内存基本存储单元中的电荷丢失,所以每当

DRAM 被访问之后都要进行刷新，以维持访问之前的状态，否则就会造成数据丢失。当然拿出专

门的时间进行刷新，也就增加了访问时间，提高了延迟。

SRAM（Static RAM）则不存在刷新的问题。一个 SRAM 基本存储单元由 4 个晶体管和两个

电阻器构成,它并不利用电容器来存储数据，而是通过切换晶体管的状态来实现的，如同 CPU 中

的晶体管通过切换不同的状态也能够分别代表 0 和 1 这两个状态。正是因为这种结构，所以 SRAM

的读取过程并不会造成 SRAM 内存储的的信息的丢失，当然也就不存在什么刷新的问题了。

SRAM 可以比 DRAM 高的频率来运行，主要是因为获取前 8 个字节的时间延迟大大缩短了。

SRAM 需要 2－3 个时钟周期来得到想要的数据（这里我们暂时忽略 CPU、芯片组和内存 DIMM 控

制电路之间的延迟），不过同样的过程 DRAM 需要大约 3－9 个时钟周期。当然因为构造不同，

SRAM 和 DRAM 存储 1bit 数据的成本是不同的，前者大约是后者的 4 倍－－因为它的所需要的

晶体管数目是后者的 4 倍以上。SRAM 因为存取延迟时间非常的短，所以它的工作频率能够达到

很高，因此可以带来更高的带宽。

剩余39页未读，继续阅读

评论2

给力哥FT

2013-09-17

不错，很好的资料，介绍得很详细！！！！谢谢，收藏了！！

woochj

粉丝: 3
资源: 102

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈