武汉理工大课程设计:四位数码管四位秒表与三位运动员计时系统

1星 需积分: 45 13 下载量 129 浏览量 更新于2024-07-16 5 收藏 2.44MB PDF 举报
本篇文章是武汉理工大学信息工程学院通信工程专业学生进行的一份《数字电子电路与逻辑设计》课程设计作业,题目为"简易数字秒表的设计与实现"。设计目标是构建一个能精确测量3名100米跑运动员短跑成绩的设备,采用四位数码管显示时间,格式为00.00s,最大计时可达99.99秒。秒表设有三个开关,分别是清零、记录和成绩开关。 清零开关用于重置计时,记录开关每次按下会记录并存储第一名运动员的成绩,直至记录三次,此时计数结束。此后,通过连续按动成绩开关,可以轮流显示三位运动员的成绩。设计过程中,学生需依据功能模块划分选择合适的元器件和中小规模集成电路,如集成译码器、计数器、定时器、脉冲发生器以及门电路等,并设计相应的分电路,绘制总体电路原理图,深入阐述其工作原理。 课程设计的工作量被安排为一周,技术要求包括详细设计步骤和规范,例如查阅至少5篇相关文献,确保设计的创新性和合理性。设计流程包括初期方案的提出、不同方案的比较,以及单元电路如555多谐振荡器、计数系统等的具体设计和元器件的选择。设计报告需要按照《武汉理工大学课程设计工作规范》编写,包括电路设计过程、原理分析和实验结果等内容,并使用A4纸打印,图纸需符合标准绘图规范。 在整个设计过程中,学生需遵循时间安排,从任务布置到最终成果提交和答辩,确保每个阶段都有明确的时间节点。通过这次课程设计,学生不仅能够提升数字电子电路和逻辑设计的实际操作能力,还能锻炼问题解决和项目管理技能。
2023-02-27 上传
电子秒表电路设计实验报告 学生姓名: 学 号: 专 业:科学教育 年级、班级:04级5A班 实验项目:电子秒表电路设计 实验类型:设计 实验时间:2006年11月28日 实验指导老师: 实验评分: 一. 实验目的 1.进一步提高独立分析问题和解决问题的能力。 2.掌握数字系统的分析和设计方法。 3.对数字集成电路的综合应用有进一步的认识和理解。 二. 设计题目:制作一个简易的电子秒表 功能要求: 1. 具有两位数码显示。分别显示1/10秒和秒计数。 2. 有两个按键分别控制启动(开始计时)/停止和清零。功能表如下: "KEY1 "KEY2 " 功 能 " " 0 " 0 "清零并停止计时 " " 1 " 0 "准备开始计时 " " 1 " 1 "启动计时 " " 1 " 0 "停止计时 " 三、概述: 要完成题目要求的电子秒表功能,系统应具有如下几部分电路: 1. 定时电路;题目要求最小计时单位为1/10秒,即100ms。这部分电路必须能准确 的产生周期为100ms(频率为10Hz)的时钟信号。 2. 计时电路:题目要求系统具有两位显示器,分别显示秒和1/10秒信号。所以本 系统应具有两个十进制计数器,分别对定时信号进行计数,以产生1/10秒和 秒计数。系统计数范围从0.0~9.9秒。 3. 显示译码驱动电路:将计数器的计数结果(BCD码)通过译码器译成七段显示码 并驱动LED数码管显示出来。 4. 控制电路:根据题目要求,本电子秒表应具有两个按键。其中一个控制秒表的 启/停,本按键应有自锁功能,按一次启动计时,再按一次停止计时。另一个 按键控制清"0",本按键不需自锁,按下时系统清"0";放开时系统回复正常 计时功能。系统电路结构框图如图1所示。 清"0" 启动/停止 图1 系统结构框图 四、电路设计方案: 1、定时电路:系统的定时电路要求产生周期为100ms的时钟信号。由于在此实验前我们 没过555定时器,故可用时钟信号发生器来实现。 定时器是电子秒表的核心,其作用是产生一个标准频率10赫兹的脉冲信号。振荡频率 的精度和稳定度决定了秒表的质量(如图2 ),图3为脉冲信号宽度。 100ms 时钟信号发生器 脉冲信号 图2 时钟信号发生器 2. 计时电路:本电路需要两位十进制加法计数器,对定时电路的时钟信号进行计数。可用 两片74LS160实现。74LS160是同步十进制加法计数器,其功能表如下: "CP "RD "LD "EP "ET "工作方式 " "X "0 "X "X "X "置零 " "上升沿 "1 "0 "X "X "预置数 " "X "1 "1 "0 "1 "保持 " "X "1 "1 "X "0 "保持 " "上升沿 "1 "1 "1 "1 "计数 " 应用两片74LS160组合级联可构成100进制计数器。其级联方式可分为串行进位方式和 并行进位方式两种。串行进位方式接法如图3所示。 图3 串行进位方式连接图 在串行进位方式中,将高位的74LS160的CP与低位的进位端C相接,当低位计数器计满产 生进位时就会给高位计数器一个脉冲,使高位计数器加1。 图4、 并行进位方式连接图 并行进位方式接法如图4所示。它是将高低位计数器的CP接在一起并将低位计数器的 进位C与高位计数器的EP接起来。当低位计数器尚未计满时,其进位端C输出低电平使高 位计数器处于保持状态(不计数);当低位计数器计满产生进位时,C输出高电平使高位 计数器处于计数状态,定时脉冲一到高位计数器加1。同时低位计数器回零,C输出低电 平,高位计数器又处于保持状态直到第二个进位脉冲的到来。 3. 显示译码电路 显示译码电路根据显示器件的不同可有不同的器件选择,如74LS47(适合于驱动共阳 接法的LED数码管)和74LS48(适合于驱动共阴接法的LED数码管),本实验提供的器 件为共阳LED数码管,所以选用74LS47。其电路为如下图5: 图5、74LS47与共阳LED数码管组成的译码显示电路 4、控制电路 系统要求具有清"0"和启/停按键。对于清零功能,根据计数器74LS160的功能表, 我们知道,74LS160提供了清零引脚,只要将该引脚置低电平,计数器既实现清零功能。 具体接法如图6。 图6、实现清零功能电路 对于启/停控制,我们从74LS160的功能表可知,当ET端为低电平,计数器将处于保 持状态(停止记数)。当ET端为高电平且其他控制引脚均满足计数条件时,计数器才开 始计数。我们可采用图10的电路来实现启/停控制。当开关按下时,ET="0";放起时 ,ET="1"。 图7、实现启/停功能的电路 五、应用EWB电子仿真软件进行设计仿真 1、定时电路的仿真调试 在计算机上运行EWB并调出时钟发生信号仿真运行达到预定目标,电路产生周期为 100ms 的