高压兼容的低导通电阻BPSOI p-LDMOS：提升击穿电压与兼容性

本文介绍了一种新型的与高电压（HV）n沟道LDMOS兼容的低比导通电阻（R-on，R-sp）绝缘体上硅（SOI）p沟道横向双扩散金属氧化物半导体（pLDMOS），即BP SOI pLDMOS。该技术的独特之处在于pLDMOS被集成在N型SOI层中，而一个嵌入的P型层在导通状态时作为电流传导路径，这在技术上被称为P-埋层（P-buried layer）。这种设计的优势在于： 1. **兼容性提升**：BP SOI pLDMOS展示了卓越的兼容性，既能与HV nLDMOS相适应，又能在N-SOI层上构建低电压（LV）互补金属氧化物半导体（CMOS）电路，这对于集成度和电源效率具有重要意义。 2. **表面场增强（RESURF）效应**：当P-埋层处于关闭状态时，它会在N-SOI层中引起多次耗尽和电场重塑，从而增强了表面场效应，有助于降低导通电阻，提高开关速度。 3. **性能改进**：相比于常规SOI pLDMOS，BP SOI pLDMOS的击穿电压（Breakdown Voltage, BV）显著提高，从215 V提升到了319 V。同时，R-on，R-sp也大幅降低，从157 mΩ.cm²降至55 mΩ.cm²，相对于PW SOI pLDMOS，R-on，R-sp的降低幅度达到了34%。这意味着在同等工艺条件下，BP SOI pLDMOS提供了更优秀的开关性能和更高的可靠性。 4. **技术应用**：这项技术对于高性能、高密度的微电子设备，如高速集成电路、功率器件和射频器件等，具有重要的应用价值，尤其是在高压环境下，能够满足更高的工作要求。 BP SOI pLDMOS的设计创新在于其巧妙地利用P-埋层来改善SOI pLDMOS的性能，实现了与n沟道LDMOS的兼容，并在保持高击穿电压的同时，显著降低了导通电阻，为未来的微电子器件设计提供了新的可能。