60GHz无线个域网的吉比特维特比译码器优化

"本文主要介绍了一种针对60 GHz无线个域网的吉比特平衡加选延比式维特比译码器设计，旨在解决传统维特比译码器的速率瓶颈问题。通过提出的新架构，实现了8路并行基-2(3,1,7)维特比译码器，该译码器在TSMC 13nm CMOS工艺下具有高效能和低能耗，达到了4 Gb/s的高吞吐率。" 在无线通信领域，尤其是高速无线个域网中，如60 GHz频段，数据传输速率的需求不断提升。传统的维特比译码算法，虽然作为卷积码的最佳译码策略，但在处理高数据速率时面临速度限制。为此，文中提出的平衡加选延比式维特比译码架构创新性地解决了这一问题，提高了单路译码器的处理速度，进而提升了整个系统的吞吐率。 维特比译码算法的核心是加比选迭代运算，但其非线性反馈环导致了速度瓶颈。在新一代吉比特通信系统中，如60 GHz无线个域网，为了实现高吞吐率，通常需要并行多个单路译码器。然而，这种并行方法增加了硬件复杂度。因此，优化单路译码器性能显得尤为重要。提出的平衡加选延比式架构成功地提高了单路译码速度，降低了硬件资源需求。 卷积码作为一种常见的编码方式，其(n, k, m)类型定义了编码的基本特性。在维特比译码过程中，包括分支度量计算、路径度量更新、判决以及最大似然译码序列输出等步骤。其中，加比选单元是关键路径，它的速度直接影响到译码器的时钟频率。为了解决这个挑战，文章提出的平衡加选延比式设计有效地加速了这一过程。 具体到实际实现，该设计遵循IEEE 802.15.3c标准，采用了8路并行(3,1,7)卷积码，支持多种码率，最高可达3.807 Gb/s的吞吐率。在13nm CMOS工艺下，该译码器的功耗仅为0.104 nJ/bit，面积效率为4.33 mm²，实现了高性能和低功耗的平衡。 总结来说，这篇文章除了介绍一种新型的吉比特维特比译码器设计外，还深入探讨了维特比译码器中的速率瓶颈问题及其解决方案，对于60 GHz无线个域网和类似高速通信系统的硬件优化提供了重要参考。通过平衡加选延比式架构，不仅提高了译码效率，还降低了系统复杂度，为未来高带宽通信技术的发展奠定了基础。