"STM32G0X0寄存器描述：RM0454参考手册"

需积分: 49 82 浏览量更新于2024-01-11 收藏 10.52MB PDF 举报

RM0454 Reference manual is a comprehensive guide for the STM32G0X0 advanced Arm-based 32-bit MCUs, providing detailed descriptions of the registers. This manual, dated November 2018, is the 11th revision and contains 9131 pages of essential information for application and software development. The STM32G0X0 microcontrollers vary in memory sizes, packages, and peripherals, making it crucial to have a thorough understanding of their capabilities and functionalities. This reference manual serves as a complement to the datasheets of the microcontrollers, offering in-depth information required for software development. The manual covers a wide range of topics, including ordering information, mechanical and electrical device characteristics, and detailed descriptions of the registers of the STM32G0X0 microcontrollers. This information is crucial for developers and engineers who are working on applications and software development for these microcontrollers. With 9131 pages of detailed information, the RM0454 Reference manual is a valuable resource for anyone working with STM32G0X0 microcontrollers. From memory sizes to peripheral descriptions, this manual offers a comprehensive overview of the capabilities of these advanced Arm-based 32-bit MCUs. Developers and engineers can rely on this manual for the essential information required to maximize the potential of the STM32G0X0 microcontrollers. In conclusion, the RM0454 Reference manual is an essential resource for anyone working with STM32G0X0 microcontrollers. Its comprehensive coverage of memory sizes, packages, peripherals, and detailed register descriptions makes it an invaluable guide for application and software development. Whether you're a seasoned developer or just starting with STM32G0X0 microcontrollers, this manual provides the necessary information to fully leverage the capabilities of these advanced Arm-based 32-bit MCUs.

Contents RM0454

16/913 RM0454 Rev 1

17.4.8 TIM6/TIM7 auto-reload register (TIMx_ARR) . . . . . . . . . . . . . . . . . . . 497

17.4.9 TIM6/TIM7 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 498

18 General-purpose timers (TIM14) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499

18.1 TIM14 introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499

18.2 TIM14 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499

18.2.1 TIM14 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499

18.3 TIM14 functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 501

18.3.1 Time-base unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 501

18.3.2 Counter modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 503

18.3.3 Clock selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 506

18.3.4 Capture/compare channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507

18.3.5 Input capture mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 508

18.3.6 Forced output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 509

18.3.7 Output compare mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 510

18.3.8 PWM mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 511

18.3.9 One-pulse mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512

18.3.10 UIF bit remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512

18.3.11 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513

18.4 TIM14 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514

18.4.1 TIM14 control register 1 (TIM14_CR1) . . . . . . . . . . . . . . . . . . . . . . . . 514

18.4.2 TIM14 Interrupt enable register (TIM14_DIER) . . . . . . . . . . . . . . . . . . 515

18.4.3 TIM14 status register (TIM14_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 515

18.4.4 TIM14 event generation register (TIM14_EGR) . . . . . . . . . . . . . . . . . 516

18.4.5 TIM14 capture/compare mode register 1

(TIM14_CCMR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 517

18.4.6 TIM14 capture/compare enable register

TIM14_CCER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 519

18.4.7 TIM14 counter (TIM14_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 520

18.4.8 TIM14 prescaler (TIM14_PSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521

18.4.9 TIM14 auto-reload register (TIM14_ARR) . . . . . . . . . . . . . . . . . . . . . . 521

18.4.10 TIM14 capture/compare register 1 (TIM14_CCR1) . . . . . . . . . . . . . . . 521

18.4.11 TIM14 timer input selection register (TIM14_TISEL) . . . . . . . . . . . . . . 522

18.4.12 TIM14 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 522

19 General-purpose timers (TIM15/TIM16/TIM17) . . . . . . . . . . . . . . . . . . 524

19.1 TIM15/TIM16/TIM17 introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524

RM0454 Rev 1 17/913

RM0454 Contents

19.2 TIM15 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524

19.3 TIM16/TIM17 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525

19.4 TIM15/TIM16/TIM17 functional description . . . . . . . . . . . . . . . . . . . . . . 528

19.4.1 Time-base unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 528

19.4.2 Counter modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 530

19.4.3 Repetition counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 534

19.4.4 Clock selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 535

19.4.5 Capture/compare channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 537

19.4.6 Input capture mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 539

19.4.7 PWM input mode (only for TIM15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 540

19.4.8 Forced output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541

19.4.9 Output compare mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 542

19.4.10 PWM mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543

19.4.11 Combined PWM mode (TIM15 only) . . . . . . . . . . . . . . . . . . . . . . . . . . 544

19.4.12 Complementary outputs and dead-time insertion . . . . . . . . . . . . . . . . 545

19.4.13 Using the break function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 547

19.4.14 Bidirectional break inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 552

19.4.15 One-pulse mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554

19.4.16 Retriggerable one pulse mode (OPM) (TIM15 only) . . . . . . . . . . . . . . 555

19.4.17 UIF bit remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 556

19.4.18 Timer input XOR function (TIM15 only) . . . . . . . . . . . . . . . . . . . . . . . . 557

19.4.19 External trigger synchronization (TIM15 only) . . . . . . . . . . . . . . . . . . . 558

19.4.20 Slave mode – combined reset + trigger mode . . . . . . . . . . . . . . . . . . . 560

19.4.21 DMA burst mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 560

19.4.22 Timer synchronization (TIM15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 562

19.4.23 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 562

19.5 TIM15 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

19.5.1 TIM15 control register 1 (TIM15_CR1) . . . . . . . . . . . . . . . . . . . . . . . . 563

19.5.2 TIM15 control register 2 (TIM15_CR2) . . . . . . . . . . . . . . . . . . . . . . . . 564

19.5.3 TIM15 slave mode control register (TIM15_SMCR) . . . . . . . . . . . . . . 566

19.5.4 TIM15 DMA/interrupt enable register (TIM15_DIER) . . . . . . . . . . . . . 567

19.5.5 TIM15 status register (TIM15_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 568

19.5.6 TIM15 event generation register (TIM15_EGR) . . . . . . . . . . . . . . . . . 570

19.5.7 TIM15 capture/compare mode register 1 (TIM15_CCMR1) . . . . . . . . 571

19.5.8 TIM15 capture/compare enable register (TIM15_CCER) . . . . . . . . . . 575

19.5.9 TIM15 counter (TIM15_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 578

19.5.10 TIM15 prescaler (TIM15_PSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 578

Contents RM0454

18/913 RM0454 Rev 1

19.5.11 TIM15 auto-reload register (TIM15_ARR) . . . . . . . . . . . . . . . . . . . . . . 578

19.5.12 TIM15 repetition counter register (TIM15_RCR) . . . . . . . . . . . . . . . . . 579

19.5.13 TIM15 capture/compare register 1 (TIM15_CCR1) . . . . . . . . . . . . . . . 579

19.5.14 TIM15 capture/compare register 2 (TIM15_CCR2) . . . . . . . . . . . . . . . 580

19.5.15 TIM15 break and dead-time register (TIM15_BDTR) . . . . . . . . . . . . . 580

19.5.16 TIM15 DMA control register (TIM15_DCR) . . . . . . . . . . . . . . . . . . . . . 583

19.5.17 TIM15 DMA address for full transfer (TIM15_DMAR) . . . . . . . . . . . . . 583

19.5.18 TIM15 alternate register 1 (TIM15_AF1) . . . . . . . . . . . . . . . . . . . . . . . 584

19.5.19 TIM15 input selection register (TIM15_TISEL) . . . . . . . . . . . . . . . . . . 584

19.5.20 TIM15 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 585

19.6 TIM16/TIM17 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 588

19.6.1 TIMx control register 1 (TIMx_CR1)(x = 16 to 17) . . . . . . . . . . . . . . . . 588

19.6.2 TIMx control register 2 (TIMx_CR2)(x = 16 to 17) . . . . . . . . . . . . . . . . 589

19.6.3 TIMx DMA/interrupt enable register (TIMx_DIER)(x = 16 to 17) . . . . . 590

19.6.4 TIMx status register (TIMx_SR)(x = 16 to 17) . . . . . . . . . . . . . . . . . . . 591

19.6.5 TIMx event generation register (TIMx_EGR)(x = 16 to 17) . . . . . . . . . 592

19.6.6 TIMx capture/compare mode register 1 (TIMx_CCMR1)(x = 16 to 17) 593

19.6.7 TIMx capture/compare enable register (TIMx_CCER)(x = 16 to 17) . . 595

19.6.8 TIMx counter (TIMx_CNT)(x = 16 to 17) . . . . . . . . . . . . . . . . . . . . . . . 597

19.6.9 TIMx prescaler (TIMx_PSC)(x = 16 to 17) . . . . . . . . . . . . . . . . . . . . . . 598

19.6.10 TIMx auto-reload register (TIMx_ARR)(x = 16 to 17) . . . . . . . . . . . . . 598

19.6.11 TIMx repetition counter register (TIMx_RCR)(x = 16 to 17) . . . . . . . . . 599

19.6.12 TIMx capture/compare register 1 (TIMx_CCR1)(x = 16 to 17) . . . . . . 599

19.6.13 TIMx break and dead-time register (TIMx_BDTR)(x = 16 to 17) . . . . . 600

19.6.14 TIMx DMA control register (TIMx_DCR)(x = 16 to 17) . . . . . . . . . . . . . 603

19.6.15 TIMx DMA address for full transfer (TIMx_DMAR)(x = 16 to 17) . . . . . 603

19.6.16 TIM16 alternate function register 1 (TIM16_AF1) . . . . . . . . . . . . . . . . 604

19.6.17 TIM16 input selection register (TIM16_TISEL) . . . . . . . . . . . . . . . . . . 604

19.6.18 TIM17 alternate function register 1 (TIM17_AF1) . . . . . . . . . . . . . . . . 605

19.6.19 TIM17 input selection register (TIM17_TISEL) . . . . . . . . . . . . . . . . . . 605

19.6.20 TIM16/TIM17 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606

20 Infrared interface (IRTIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 608

21 Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 609

21.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 609

21.2 IWDG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 609

RM0454 Rev 1 19/913

RM0454 Contents

21.3 IWDG functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 609

21.3.1 IWDG block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 609

21.3.2 Window option . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 610

21.3.3 Hardware watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 611

21.3.4 Register access protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 611

21.3.5 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 611

21.4 IWDG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 612

21.4.1 Key register (IWDG_KR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 612

21.4.2 Prescaler register (IWDG_PR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613

21.4.3 Reload register (IWDG_RLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 614

21.4.4 Status register (IWDG_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615

21.4.5 Window register (IWDG_WINR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 616

21.4.6 IWDG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 617

22 System window watchdog (WWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . 618

22.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618

22.2 WWDG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618

22.3 WWDG functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618

22.3.1 WWDG block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 619

22.3.2 Enabling the watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 619

22.3.3 Controlling the downcounter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 619

22.3.4 Advanced watchdog interrupt feature . . . . . . . . . . . . . . . . . . . . . . . . . 619

22.3.5 How to program the watchdog timeout . . . . . . . . . . . . . . . . . . . . . . . . 620

22.3.6 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 621

22.4 WWDG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 622

22.4.1 Control register (WWDG_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 622

22.4.2 Configuration register (WWDG_CFR) . . . . . . . . . . . . . . . . . . . . . . . . . 622

22.4.3 Status register (WWDG_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 623

22.4.4 WWDG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 623

23 Real-time clock (RTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625

23.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625

23.2 RTC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625

23.3 RTC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626

23.3.1 RTC block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626

23.3.2 RTC pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 627

Contents RM0454

20/913 RM0454 Rev 1

23.3.3 GPIOs controlled by the RTC and TAMP . . . . . . . . . . . . . . . . . . . . . . . 628

23.3.4 Clock and prescalers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 630

23.3.5 Real-time clock and calendar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 631

23.3.6 Programmable alarms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 632

23.3.7 Periodic auto-wakeup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 632

23.3.8 RTC initialization and configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . 633

23.3.9 Reading the calendar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 635

23.3.10 Resetting the RTC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 636

23.3.11 RTC synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 636

23.3.12 RTC reference clock detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 637

23.3.13 RTC smooth digital calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 637

23.3.14 Timestamp function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 639

23.3.15 Calibration clock output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 640

23.3.16 Tamper and alarm output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 640

23.4 RTC low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 641

23.5 RTC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642

23.6 RTC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642

23.6.1 RTC time register (RTC_TR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642

23.6.2 RTC date register (RTC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 643

23.6.3 RTC sub second register (RTC_SSR) . . . . . . . . . . . . . . . . . . . . . . . . . 644

23.6.4 RTC initialization control and status register (RTC_ICSR) . . . . . . . . . 644

23.6.5 RTC prescaler register (RTC_PRER) . . . . . . . . . . . . . . . . . . . . . . . . . 646

23.6.6 RTC wakeup timer register (RTC_WUTR) . . . . . . . . . . . . . . . . . . . . . . 647

23.6.7 RTC control register (RTC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 647

23.6.8 RTC write protection register (RTC_WPR) . . . . . . . . . . . . . . . . . . . . . 650

23.6.9 RTC calibration register (RTC_CALR) . . . . . . . . . . . . . . . . . . . . . . . . . 651

23.6.10 RTC shift control register (RTC_SHIFTR) . . . . . . . . . . . . . . . . . . . . . . 652

23.6.11 RTC timestamp time register (RTC_TSTR) . . . . . . . . . . . . . . . . . . . . . 653

23.6.12 RTC timestamp date register (RTC_TSDR) . . . . . . . . . . . . . . . . . . . . 653

23.6.13 RTC timestamp sub second register (RTC_TSSSR) . . . . . . . . . . . . . . 654

23.6.14 RTC alarm A register (RTC_ALRMAR) . . . . . . . . . . . . . . . . . . . . . . . . 655

23.6.15 RTC alarm A sub second register (RTC_ALRMASSR) . . . . . . . . . . . . 656

23.6.16 RTC alarm B register (RTC_ALRMBR) . . . . . . . . . . . . . . . . . . . . . . . . 657

23.6.17 RTC alarm B sub second register (RTC_ALRMBSSR) . . . . . . . . . . . . 658

23.6.18 RTC status register (RTC_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 658

23.6.19 RTC masked interrupt status register (RTC_MISR) . . . . . . . . . . . . . . 659

23.6.20 RTC status clear register (RTC_SCR) . . . . . . . . . . . . . . . . . . . . . . . . . 660

剩余912页未读，继续阅读

狮驼岭的小钻风

粉丝: 66
资源: 23

"STM32G0X0寄存器描述：RM0454参考手册"

STM32F10xxx ADC寄存器详解 - 肾癌诊疗指南2019csco

USART寄存器详解：Vue+uni-app中的STM32F10xxx登录注册实现

STM32 IWDG寄存器详解及DDR2设计

RM0444 Reference manual --- STM32G0X1寄存器描述

STM32G0英文参考手册

解决STM32 I2C接口死锁的方法讨论

STM32F10xxx TIMx寄存器详解：Vue与uni-app实现登录注册功能

STM32F10xxx IWDG寄存器详解及操作指南

STM32F10xxx RTC寄存器详解及中断控制

STM32F10xxx TIMx CR1寄存器详解及功能解读

最新资源