![](https://csdnimg.cn/release/download_crawler_static/88007619/bg6.jpg)
德 州 学 院 机 电 工 程 系 2012 届 自 动 化 专 业 毕 业 论 文 ( 设 计 )
据/地址的第八位。在 FIASH 编程时,P0 口作为原码输入口,当 FIASH 进行校验时,P0
输出原码,此时 P0 外部必须被拉高。
P1 口:P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口,P1 口缓冲器能接收输出 4TTL 门
电流。P1 口管脚写入 1 后,被内部上拉为高,可用作输入,P1 口被外部下拉为低电平时,
将输出电流,这是由于内部上拉的缘故。在 FLASH 编程和校验时,P1 口作为第八位地址接
收。
P2 口:P2 口为一个内部上拉电阻的 8 位双向 I/O 口,P2 口缓冲器可接收,输出 4 个 TTL
门电流,当 P2 口被写 1 时,其管脚被内部上拉电阻拉高,且作为输入。并因此作为输入
时,P2 口的管脚被外部拉低,将输出电流。这是由于内部上拉的缘故。P2 口当用于外部
程序存储器或 16 位地址外部数据存储器进行存取时,P2 口输出地址的高八位。在给出地
址
时,它利用内部上拉优势,当对外部八位地址数据存储器进行读写时,P2 口输出其特殊功
能寄存器的内容。P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号
P3 口:P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口,可接收输出 4 个 TTL 门电流。当 P3
口写入后,它们被内部上拉为高电平,并用作输入。作为输入,由于外部下拉为低电平,
P3 口将输出电流(ILL)这是由于上拉的缘故。
P3 口也可作为 AT89C51 的一些特殊功能口,如下表所示:
口管脚 备选功能
P3.0 RXD(串行输入口)
P3.1 TXD(串行输出口)
P3.2 /INT0(外部中断 0)
P3.3 /INT1(外部中断 1)
P3.4 T0(记时器 0 外部输入)
P3.5 T1(记时器 1 外部输入)
P3.6 /WR(外部数据存储器写选通)
P3.7 /RD(外部数据存储器读选通)
P3 口同时为闪烁编程和编程校验接收一些控制信号。
RST:复位输入。当振荡器复位器件时,要保持 RST 脚两个机器周期的高电平时间。
ALE/PROG:当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。在
FLASH 编程期间,此引脚用于输入编程脉冲。在平时,ALE 端以不变的频率周期输出正脉