超低导通电阻高压p沟道LDMOS：累积效应扩展栅极技术

"具有累积效应扩展栅极的超低导通电阻高压p沟道LDMOS" 在电子设备领域，特别是半导体技术中，低导通电阻（Ron,sp）和高击穿电压（Breakdown Voltage, BV）是衡量功率器件性能的关键参数。这篇研究论文聚焦于一种新型的超低导通电阻高压p沟道横向双扩散MOSFET（p-Channel LDMOS），其设计引入了累积效应扩展栅极（Extended Gate, EG）和P+浮动层（P+ Floating Layer, PFL）的概念。 传统的pLDMOS面临的挑战主要在于其较高的导通电阻和有限的击穿电压。论文提出的新设计方案通过模拟研究解决了这两个问题。EG的设计特点是在漂移区表面形成了一个积累效应的扩展区域，这使得在器件处于导通状态时，能够诱导出孔穴积累层，从而提供了一个低电阻的电流传输路径。这种基于积累效应的电流模式使得导通电阻几乎不受漂移区掺杂浓度（Nd）的影响，显著降低了Ron,sp，突破了Ron,sp与BV平方和五分之四的硅材料限制关系。 在关断状态下，EG不仅调节了表面电场（Electric Field, E-field）分布，还增强了对寄生n沟道的抑制，从而提高了器件的关断稳定性并提升了BV。同时，PFL在N型衬底中的引入，有助于优化电场分布，进一步增强器件的耐压能力。 此外，该设计还能降低雪崩击穿的可能性，因为EG可以控制表面电荷的积累，改善电荷平衡，从而提高器件的雪崩耐受性。通过这种方式，新设计的pLDMOS在保持高击穿电压的同时，显著降低了导通电阻，这对于大功率应用，如电源转换、电机驱动和射频功率放大器等，具有重要意义。 这篇研究论文提出了一种创新的pLDMOS结构，通过累积效应扩展栅极和P+浮动层的巧妙结合，实现了超低导通电阻和高击穿电压的双重优势，为未来功率半导体器件的发展提供了新的设计思路。