FPGA实现矩阵计算:并行算法与高效结构

需积分: 47 18 下载量 46 浏览量 更新于2024-08-07 收藏 6.92MB PDF 举报
"这篇博士学位论文主要探讨了在高性能计算领域,特别是在处理大数据时,如何利用FPGA(Field-Programmable Gate Array,现场可编程门阵列)进行矩阵计算的并行算法和结构优化。作者提出了针对基本矩阵运算的FPGA设计方法,包括高效率的分块矩阵乘法并行结构,以及FPGA上的列选主元LU分解的细粒度流水线并行算法。此外,还涉及了分块稠密矩阵分解的并行算法和结构,以提高计算效率和存储效率。" 在循环迭代空间和数据相关的讨论中,循环中的数据相关性可以通过迭代空间中点之间的关系来表示。例如,图2.3展示了矩阵向量乘和矩阵乘的循环迭代空间,并且强调了只考虑写后读相关,这种相关性通过实箭头表示。在FPGA上实现这些运算时,理解和管理数据相关性至关重要,因为这直接影响到并行计算的效率和资源利用率。 FPGA作为可重构计算平台,近年来随着集成硬件资源的增加,其在高性能计算特别是矩阵计算中的应用潜力逐渐显现。然而,实现矩阵计算面临着硬件编程复杂、并行算法设计、硬件结构优化等挑战。论文中,作者针对这些问题提出了创新性的解决方案。 首先,论文提出了一种面向基本矩阵运算的FPGA设计策略,以分块矩阵乘法为例,通过时空映射和一系列优化变换,设计了一个能自动产生的并行结构,实现了数据传输和存储优化。这种方法不仅提高了性能,而且将存储需求从原来的O(b^2)降低到O(b),其中b为数据块的大小。 其次,为了提升LU分解的效率,论文提出了FPGA上的列选主元LU分解的细粒度流水线并行算法,并实现了一个线性阵列结构,该结构可扩展到下三角方程组求解和多右端项的线性方程组求解。实验表明,这种并行结构在性能上优于现有工作和通用处理器的软件实现。 最后,针对不选主元的LU分解,论文提出了分块策略,结合循环分块和时空映射,实现了FPGA上的分块稠密矩阵分解,并行算法和结构。这种方法有助于解决大规模矩阵计算的问题,优化计算资源的使用。 这篇论文深入研究了FPGA在矩阵计算中的应用,提供了并行算法和结构优化的方法,旨在提升计算性能和存储效率,对于处理大数据的高性能计算具有重要的理论和实践意义。