2022考研计算机统考：组成原理重点解析

"该文档是针对考研计算机统考中的计算机组成原理部分的复习资料，包含多项选择题，涉及计算机执行时间、定点补码运算溢出、浮点数比较、DRAM芯片参数、Cache设计以及指令系统设计等内容。" 1. 计算机执行时间的计算：在计算机系统中，程序的执行时间受到指令数和每条指令执行所需的周期数（CPI）的影响。题目中提到，优化后的程序指令数减少到原来的70%，而CPI增加到原来的1.2倍。根据公式，执行时间 = 指令数 × CPI × 执行时间单位。因此，新的执行时间为原时间的70% × 1.2倍，即14秒。 2. 定点补码运算溢出：定点补码运算中，当两个负数相加或一个正数和一个负数相加时，可能会发生溢出。题目中x=103(正数)，y=-25(负数)，选项B和D涉及正负数相加，不会溢出；选项A是正数加正数，也不会溢出；选项C是负数减正数，即负数加负数，可能会溢出。 3. IEEE754单精度浮点格式比较：浮点数x和y的表示采用32位的IEEE754格式，其中最高位为符号位。根据给出的十六进制值，可以判断符号位，确定x和y的大小关系。CC900000H和B0C00000H的最高位不同，表明符号位不同，因此x>y且符号不同。 4. DRAM芯片参数：一个256M的存储器由4M*8位的DRAM芯片构成，每个芯片的地址线和数据线之和需要计算。4M对应2^22位地址，加上8位数据线，总共需要22+3=25位地址线和8位数据线，总引脚数为25+8=33。但题目可能只考虑了地址线，所以答案可能是22。 5. Cache设计目的：指令Cache和数据Cache分开主要为了减少指令流水线资源冲突，提高CPU的执行效率。独立的指令和数据Cache可以同时访问，提高并行性，从而降低CPU平均访问时间，而不仅仅是减少Cache缺失损失。 6. 指令寻址方式：在32位定长指令字中，Store指令的源操作数和目的操作数分别采用存放器直接寻址和基址寻址。由于8位操作码字段，考虑到寻址方式位，实际的偏移量字段可能小于8位。假设基址存放器可任意选用，位移量用补码表示，偏移量的取值范围取决于剩余位数，具体数值需要进一步计算。 7. 循环代码段分析：题目给出了一个简单的数组求和循环，涉及编译时变量分配在存放器的情况。循环中，变量sum、i、N和数组A的首地址分别放在R1、R2、R6和R3中。循环条件是R2（i）不等于R6（N），如果满足条件则继续循环。这种优化可以减少内存访问，提高执行效率。 8. 同步总线设计：总线采用数据线和地址线复用方式，意味着在不同时间段数据线和地址线可以共用，以节省总线资源。题目中的“4与3因R5相关，6与5因R5相关”可能是指依赖关系导致的流水线阻塞，这会影响处理器性能。 9. Cache缺失损失的降低：在Cache设计中，通过指令Cache和数据Cache的分离，可以避免指令和数据在同一时刻竞争Cache资源，从而减少指令流水线因为等待数据造成的停滞，有效降低了Cache的缺失损失。 总结来说，这份文档涵盖了计算机组成原理的关键知识点，包括程序执行时间的计算、定点和浮点运算、存储器组织、Cache设计、指令系统以及程序优化等，是备考考研计算机统考的重要参考资料。