DDR4设计概述及性能分析

"DDR4设计概述以及分析仿真案例" DDR4设计概述 DDR4是第四代双倍数据速率同步动态随机存取存储器（Double Data Rate 4 Synchronous Dynamic Random Access Memory），是当前计算机和嵌入式系统中最常用的存储系统设计。DDR4相比之前的SDRAM、DDR、DDR2、DDR3、DDR5、LPDDR、GDDR等存储技术具有更高的性能和更低的功耗。 DRAM概念 DRAM（动态随机访问存储器）是计算机和嵌入式系统中最常用的存储系统设计。它提供了广泛的性能，用丁各种计算机和嵌入式系统的存储系统设计中。DRAM的内存单元基丁电容器上贮存的电荷。典型的DRAM单元使用一个电容器及一个或三个FET（场效应晶体管）制成。 DRAM核心结构由多个内存单元组成，这些内存单元分成由行和列组成的两维阵列。访问内存单元需要两步。先寻找某个行的地址，然后在选定行中寻找特定列的地址。换句话说，先在DRAMIC内部读取整个行，然后列地址选择DRAMICI/O（输入/输出）针脚要读取或要写入该行的哪一列。 DRAM读取具有破坏性，也就是说，在读操作中会破坏内存单元行中的数据。因此，必需在该行上的读或写操作结束时，把行数据写回到同一行中。这一操作称为预充电，是行上的最后一项操作。必须完成这一操作之后，才能访问新的行，这一操作称为关闭打开的行。 DRAM与SRAM的比较 DRAM较其它内存类型的一个优势是它能够以IC（集成电路）上每个内存单元更少的电路实现。典型的SRAM（静态随机访问内存）内存单元采取六个FET器件，降低了相同尺寸时每个IC的内存单元数量。与DRAM相比，SRAM使用起来更简便，接口更容易，数据访问时间更快。 内存访问分析 对计算机内存访问进行分析后表明，内存访问中最常用的类型是读取顺序的内存地址。这是合理的，因为读取计算机指令一般要比数据读取或写入更加常用。此外，大多数指令读取在内存中顺序进行，直到发生到指令分支或跳到子例程。 行地址和列地址 DRAM的一个行称为内存页面，一旦打开行，您可以访问该行中多个顺序的或不同的列地址。这提高了内存访问速度，降低了内存时延，因为在访问同一个内存页面中的内存单元时，其不必把行地址重新发送给DRAM.结果，行地址是计算机的高阶地址位，列地址是低阶地址位。由丁行地址和列地址在不同的时间发送，因此行地址和列地址复用到相同的DRAM针脚上，以降低封装针脚数量、成本和尺寸。 控制信号 早期的RAM拥有控制信号，如RAS#（行地址选择低有效）和CAS#（列地址选择低有效），选择执行的操作。这些控制信号对DRAM的操作起到了至关重要的作用。 DDR4设计概述了DRAM的概念、结构、读取机制、与SRAM的比较、内存访问分析、行地址和列地址、控制信号等方面的知识点。这些知识点对计算机和嵌入式系统的存储系统设计具有重要的参考价值。