Modelsim SE入门教程：quartus11.0与10.0c配合实战计数器设计

Modelsim SE 10.0 C入门教程是针对初学者设计的一个指南，它结合了黑金FPGA开发板使用的Quartus 11.0和Modelsim 10.0C这两款重要的工具。随着Quartus 10版本更新，它不再内置波形仿真功能，迫使开发者自行选择或安装像Modelsim这样的第三方仿真软件。 该教程首先强调了在Quartus 11.0中集成和调用Modelsim 10.0C的重要性。作者以计数器设计为例，指导如何新建工程，并设置了仿真软件为Modelsim，编程语言为Verilog HDL。提供的count128.v模块负责128分频，使用输入信号clk和rst_n控制计数过程，输出divclk和data。 接着，教程转向了仿真测试部分，介绍了如何编写testbench。用户需要创建一个名为count128_vlg_tst的顶层模块，包含常量、通用寄存器、测试向量输入寄存器、模拟信号等。testbench的主要任务是提供测试数据和环境，以便于验证设计的功能和行为。用户需要在testbench中定义时标尺度、模块实例化、输入变量设置以及输出结果的观察。 整个教程的目的是为了让读者熟悉Modelsim的基本操作，包括工程配置、代码编写和仿真测试的流程，从而能够独立进行基本的硬件设计和验证。对于初学者来说，这是一份实用且系统的引导，有助于快速上手并掌握这个关键的硬件设计和验证工具。通过跟随教程中的步骤，不仅能够学习到如何使用Modelsim，还能提升对Verilog HDL的理解和应用能力。