0.5μm CMOS工艺下380nA低功耗电压基准源设计与新型启动电路

本文主要探讨了如何在低功耗和小型化需求下优化电压基准源的设计，以解决传统带隙电压基准源存在的面积大、功耗高的问题。作者针对这些挑战，创新性地利用了工作在弱反型区晶体管的特点，对传统的带隙电压基准电路进行了改良。 首先，传统带隙电压基准电路由PTAT产生电路、负PTAT产生电路、放大器和加法器构成。其工作原理是通过Q1和Q2两个PNP三极管以及电阻R3来产生与温度无关的电压基准。然而，这个设计依赖于较多的元件，包括三极管、运算放大器和电阻，占用较大的芯片面积，且功耗主要来源于三极管的集电极电流和运算放大器的工作电流，一般消耗电流至少在10μA以上。 作者引入弱反型区晶体管模型，这是一种特殊的晶体管工作状态，其特点在于假设沟道长度足够长，空间电荷区产生的电流可以忽略，表面态密度和表面势的波动不显著。这些简化假设使得晶体管的电行为更加可控，从而有可能实现更低的功耗。 在改进的电路设计中，作者成功地降低了最大消耗电流至380nA，这是传统设计的一个显著突破，极大地减小了电路的面积，使其更符合低功耗和小型化的应用需求。此外，新设计还与CMOS工艺兼容，这意味着它可以无缝集成到现有的芯片制造流程中，进一步节省成本和复杂度。 文章详细介绍了改进电路的结构和工作原理，包括如何通过调整电阻比例来保持电压稳定，以及如何利用弱反型区晶体管特性来减少功耗。最后，作者展示了基于0.5μm CMOS工艺模型的仿真结果和实际测试数据，以验证设计的有效性和性能提升。 本文不仅提供了一种新型的低功耗电压基准源设计方案，而且通过理论分析和实验验证，证明了其在现代电子设备中的可行性和优势，对于推动超大规模集成电路的低功耗设计具有重要意义。