PCB设计实用贴:设计实用贴:100条基本原则和技巧条基本原则和技巧
问:高频信号布线时要注意哪些问题? 答:1.信号线的阻抗匹配; 2.与其他信号线的空间隔离; 3.对于数字高
频信号,差分线效果会更好; 2问: 在布板时,如果线密,过孔就可能要多,当然就会影响板子的电气性能,
请问怎样提高板子的电气性能? 答:对于低频信号,过孔不要紧,高频信号尽量减少过孔。如果线多可以考虑
多层板; 3问:是不是板子上加的去耦电容越多越好? 答:去耦电容需要在合适的位置加合适的值。例如,在
你的模拟器件的供电端口就进加,并且需要用不同的电容值去滤除不同频率的杂散信号; 4问:一个好的板子它
的标准是什么? 答:布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线简
问:高频信号布线时要注意哪些问题?
答:1.信号线的阻抗匹配;
2.与其他信号线的空间隔离;
3.对于数字高频信号,差分线效果会更好;
2问: 在布板时,如果线密,过孔就可能要多,当然就会影响板子的电气性能,请问怎样提高板子的电气性能?
答:对于低频信号,过孔不要紧,高频信号尽量减少过孔。如果线多可以考虑多层板;
3问:是不是板子上加的去耦电容越多越好?
答:去耦电容需要在合适的位置加合适的值。例如,在你的模拟器件的供电端口就进加,并且需要用不同的电容值去滤除不同
频率的杂散信号;
4问:一个好的板子它的标准是什么?
答:布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线简洁。
5问:通孔和盲孔对信号的差异影响有多大?应用的原则是什么?
答:采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法,并大大减少了镀覆通孔的数量。但相比较而言,通
孔在工艺上好实现,成本较低,所以一般设计中都使用通孔。
6问:在涉及模拟数字混合系统的时候,有人建议电层分割,地平面采取整片敷铜,也有人建议电地层都分割,不同的地在电
源源端点接,但是这样对信号的回流路径就远了,具体应用时应如何选择合适的方法?
答:如果你有高频》20MHz信号线,并且长度和数量都比较多,那么需要至少两层给这个模拟高频信号。一层信号线、一层
大面积地,并且信号线层需要打足够的过孔到地。这样的目的是:
1、对于模拟信号,这提供了一个完整的传输介质和阻抗匹配;
2、地平面把模拟信号和其他数字信号进行隔离;
3、地回路足够小,因为你打了很多过孔,地有是一个大平面。
7问:在电路板中,信号输入插件在PCB左边沿,MCU在靠右边,那么在布局时是把稳压电源芯片放置在靠近接插件(电源IC
输出5V经过一段比较长的路径才到达MCU),还是把电源IC放置到中间偏右(电源IC的输出5V的线到达MCU就比较短,但输
入电源线就经过比较长一段PCB板)?或是有更好的布局?
答:首先你的所谓信号输入插件是否是模拟器件?如果是是模拟器件,建议你的电源布局应尽量不影响到模拟部分的信号完整
性.因此有几点需要考虑(1)首先你的稳压电源芯片是否是比较干净,纹波小的电源.对模拟部分的供电,对电源的要求比
较高.(2)模拟部分和你的MCU是否是一个电源,在高电路的设计中,建议把模拟部分和数字部分的电源分开.(3)对
数字部分的供电需要考虑到尽量减小对模拟电路部分的影响.
8问:在高速信号链的应用中,对于多ASIC都存在模拟地和数字地,究竟是采用地分割,还是不分割地?既有准则是什么?哪
种效果更好?
答:迄今为止,没有定论。一般情况下你可以查阅芯片的手册。ADI所有混合芯片的手册中都是推荐你一种接地的方案,有些
是推荐公地、有些是建议隔离地。这取决于芯片设计。
9问:何时要考虑线的等长?如果要考虑使用等长线的话,两根信号线之间的长度之差不能超过多少?如何计算?
答:差分线计算思路:如果你传一个正弦信号,你的长度差等于它传输波长的一半是,相位差就是180度,这时两个信号就完
全抵消了。所以这时的长度差是值。以此类推,信号线差值一定要小于这个值。
10问:高速中的蛇形走线,适合在那种情况?有什么缺点没,比如对于差分走线,又要求两组信号是正交的。
答:蛇形走线,因为应用场合不同而具不同的作用:
(1)如果蛇形走线在计算机板中出现,其主要起到一个滤波电感和阻抗匹配的作用,提高电路的抗干扰能力。计算机主机板
中的蛇形走线,主要用在一些时钟信号中,如PCI-Clk,AGPCIK,IDE,DIMM等信号线。
(2)若在一般普通PCB板中,除了具有滤波电感的作用外,还可作为收音机天线的电感线圈等等。如2.4G的对讲机中就用作
电感。
(3)对一些信号布线长度要求必须严格等长,高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系
统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据)。如INTELHUB架构中的
HUBLink,一共13根,使用233MHz的频率,要求必须严格等长,以消除时滞造成的隐患,绕线是惟一的解决办法。一般要求
延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽、线长、铜厚、板层结构有关,但线过长会增大分
布电容和分布电感,使信号质量有所下降。所以时钟IC引脚一般都接;“ 端接,但蛇形走线并非起电感的作用。相反地,电感会
使信号中的上升沿中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距少是线宽的两倍。信号的上升时间越小,就越
易受分布电容和分布电感的影响。
(4)蛇形走线在某些特殊的电路中起到一个分布参数的LC滤波器的作用。
11问:在设计PCB时,如何考虑电磁兼容性EMC/EMI,具体需要考虑哪些方面?采取哪些措施?
答:好的EMI/EMC 设计必须一开始布局时就要考虑到器件的位置, PCB 叠层的安排,重要联机的走法, 器件的选择等。 例
如时钟产生器的位置尽量不要靠近对外的连接器,高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,器件
所推的信号之斜率(slew rate)尽量小以减低高频成分,选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合
需求以降低电源层噪声。 另外,注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance 尽量
小)以减少辐射, 还可以用分割地层的方式以控制高频噪声的范围,,适当的选择PCB 与外壳的接地点(chassis
ground)。
12问:请问射频宽带电路PCB的传输线设计有何需要注意的地方?传输线的地孔如何设置比较合适,阻抗匹配是需要自己设