"学习FPGA技术中的非阻塞赋值语句"

非阻塞赋值语句是一种在FPGA设计中常用的赋值语句，这种语句具有特定的语法和执行规则。非阻塞赋值语句使用"<="符号进行赋值，其格式为"赋值变量<=表达式"。 与过程赋值语句不同，非阻塞赋值语句左边的赋值变量必须是寄存器类型的变量。在块语句结束时，这些变量才能获得新的值。这意味着非阻塞赋值语句不会立即影响被赋值变量的值。 例如，在一个包含4条赋值语句的块语句中： ``` always @(posedge clock) begin m=3; n=75; n<=m; r=n; end ``` 执行完这段代码后，变量r的值是75，而不是3。这是因为第3行是非阻塞赋值语句"n<=m"，该语句需要等到块语句结束时，变量n的值才会改变。 在这段示例代码中，"@posedge clock"是定时控制敏感语句，表示仅在时钟信号的上升沿到来时执行。这可以用来实现时序逻辑，例如D触发器。 下面是一个使用Verilog HDL实现的D触发器的示例代码： ``` module D_FF(q, d, clock); input d, clock; // d是输入端口，属于wire型变量 output q; // q是输出端口，属于reg型变量 reg q; always @(posedge clock) q <= d; endmodule; ``` 在这个示例代码中，D触发器的输出端口q是一个寄存器类型的变量。非阻塞赋值语句"q <= d"表示在时钟的上升沿到来时，将输入端口d的值赋给输出端口q。 总结来说，非阻塞赋值语句是一种常见的FPGA设计中使用的赋值语句，它具有特定的语法和执行规则。通过这种语句，可以实现时序逻辑，例如D触发器。在使用非阻塞赋值语句时，需要注意赋值变量必须是寄存器类型的变量，并且赋值不会立即改变变量的值，而是在块语句结束时才生效。