CH7036 RGB/HDMI/LVDS 编码器芯片手册

需积分: 15 180 浏览量更新于2024-07-18 收藏 2.27MB PDF 举报

"CH7036手册包含了这款芯片的详细技术规格和编程指南，是关于Chrontel CH7036 RGB/HDMI/LVDS 编码器的完整资料，适用于电子工程师和硬件开发者。" Chrontel CH7036是一款集成了多种功能的视频编码器，适用于高清视频处理和显示设备。该芯片的主要特点和功能包括： 1. **单通道18/24位LVDS接收与发射器**：支持最高达1366x768的显示分辨率，确保了高质量的数字视频传输。 2. **HDMI编码器**：能够编码高达1080p的高清视频信号，满足高清电视和显示器的需求。 3. **VGA显示支持**：除了HDMI，还兼容VGA接口，支持最高1080p的分辨率，适配多种显示设备。 4. **HDMI重播功能**：允许CH7036作为HDMI信号的中继器，增强信号覆盖范围。 5. **DDC主控**：通过Display Data Channel（DDC）读取EDID，可以获取显示器的详细信息。 6. **热插拔检测（HPD）**：支持HDMI和DVI接口的热插拔，方便用户连接和断开设备时的安全性。 7. **可选HDCP 1.1功能**：提供数字版权保护，保护高清内容不被非法复制。 8. **三个10位高速DAC**：用于色彩转换，保证色彩的精确呈现。 9. **DAC开关控制**：通过内部寄存器编程，可以关闭DAC，同时支持独立的复合同步信号。 10. **监控连接检测**：能检测到显示器是否已连接，并通过内部寄存器反馈状态。 11. **像素级色彩增强**：仅适用于模拟RGB输入，提升图像的亮度和对比度。 12. **SPDIF音频接口**：支持最高20位数据流、192kHz/2声道的音频输出，提供高质量音频体验。 13. **I2S数字音频输入**：支持24位数据流，频率范围广泛，包括32kHz/2ch、44.1kHz/2ch、48kHz/2ch等，满足多种音频格式需求。 14. **片上帧缓冲区**：允许灵活的输入LVDS视频时序，适应不同源信号的变化。 15. **视频帧率转换能力**：可以将输入视频帧率转换为适合显示的速率，兼容不同源视频的播放。通过这些特性，Chrontel CH7036芯片成为设计高清视频处理系统和多媒体设备的理想选择。它能够提供高效、稳定的视频编码和信号处理，同时支持多种标准和接口，使得产品具有广泛的兼容性和适应性。在开发基于CH7036的系统时，这份手册将提供必要的技术支持和参考，帮助工程师理解并优化其应用。

CHRONTEL CH7036

201-1000-009 Rev. 1.22, 11/12/2010 11

2.3 DAC Output

2.3.1 Analog RGB Output

The CH7036 has three high speed video DACs for supporting analog RGB outputs. Two additional pins also

provide vertical sync and horizontal sync for driving the analog RGB monitor. A composite sync is available

through programming registers (Table 3). The CH7036 can support analog RGB display resolution up to 1080p.

Table 3: Composite sync type

CSSEL[2:0] Composite sync type

0 Vsync XOR Hsync

1 Vsync OR Hsync

2 Vsync AND Hsync

3 Vsync XOR Hsync 2

4 Vsync XOR Hsync 3

5 Vsync XOR Hsync +

Equalizing pluse 1

6 Vsync XOR Hsync +

Equalizing pluse 2

7 (~Vsync) AND Hsync OR

Vsync

2.3.2 DAC output Configuration

Analog RGB components output can be reassigned to any of the three DACs output pins of the CH7036 through

registers programming. Table 4 below lists the DAC output mappings:

Table 4: Video DAC Configurations for The chip

DACSP[2:0] DAC0 DAC1 DAC2

000 R G B

001 R B G

010 G R B

011 G B R

100 B R G

101 B G R

Each DAC can output R or G or B based on the setting of DACSP[2:0] in the offset 75h[2:0] – Register Page 1;

default value is “000” Æ DAC0=R, DAC1=G, DAC2=B.

2.3.3 DAC single/double termination

The CH7036’s DAC output can be single terminated (75 ) or double terminated (37.5 ). Using the single

termination will reduce device’s power consumption while the double termination can improve the performance and

stability. Please refer to the description of the SEL_R bit, which is the bit-5 of the offset 1Ah - Register Page 2.

2.3.4 DAC connection detect

The chip will automatically detect the DAC connection status in every 1 second interval in default mode. To read

back the status of the DAC connection, please refer to [7:2] bits of the offset 7Ch – Register Page 2. If the

CH7036’s VGA output feature has been intentionally disabled by the system manufacture, the detection mechanism

can be switched off by setting the SPPSNS bit to “1” for reducing power dissipation.

2.3.5 Picture enhancement

剩余60页未读，继续阅读

wait_66

粉丝: 0
资源: 2

CH7036 RGB/HDMI/LVDS 编码器芯片手册

三相电能专用计量芯片HT7036 用户手册datasheet规格书.pdf

CH341A并口ISP烧写单片机下载线原理图

CH7033B Full Datasheet Rev1.32

ch395q芯片手册

ch340g工作收据手册

stm32f103芯片手册中的tim1_ch1n是什么功能

qt参考手册 v5.9[ch

在stm32中，一个定时器的ch1和ch2通道用于输出pwm，那他的ch3和ch4通道还能作为普通IO口使用吗？

中兴通讯zxwl+w981(s)无线控制器产品参数手册_v1.0.0_1_20151104_ch.pdf

ESP32C3， esp-idf 4.3.5，控制CH623刷卡芯片。spi使用手册管脚，麻烦告诉我如何配置。

最新资源