创新板级BIST技术：提升数模混合电路的可测性设计

本篇论文深入探讨了"基于BIST的板级数模混合电路的可测性研究"。作者王昶辉、朱敏和杨春玲来自哈尔滨工业大学电气工程及自动化学院，他们针对电路板可测性设计这一关键技术进行了广泛的研究。他们提出了一种创新的可测性设计方法，即利用板级BIST（Built-in Self-Test）技术，这是一种内建于电路板自身的测试机制，旨在提高电路的故障诊断能力和可靠性。 在他们的研究中，设计并研发了一个具有可测性的板级数模混合电路验证样机。这个样机采用了分块监测和逐级诊断的故障诊断策略，通过模块和元件级别的故障定位，使得故障检测更为精确。作者强调了可测性设计在产品生命周期各阶段的重要性，包括设计阶段的虚拟测试、生产阶段的全面测试以及使用阶段的状态监测，这些都是提高产品质量、可靠性和降低维护成本的关键。 论文的核心部分介绍了可测性设计的基本概念，特别是其目的和主要内容。可测性设计的目标是为了实现系统的可控性和可观测性，确保测试的可行性和易用性，同时保证与外部测试设备的兼容性。通过有效的可测性设计，可以提升系统的维修性，通过快速的故障检测和隔离来提高系统的可用性，并通过集成BIT（ Built-in Test）和外部测试，简化系统的保障结构，降低整体复杂度。 这篇论文不仅提出了一个实用的板级数模混合电路可测性设计框架，还展示了其在复杂电子系统设计中的实际应用价值和对未来研究的指导意义。这对于优化现代电子设备的设计流程，提高产品质量和可靠性具有重要意义。