![](https://csdnimg.cn/release/download_crawler_static/86405262/bg7.jpg)
TXUSRCLK2 和 TXUSRCLK 两个时钟时应该遵循下面两个准则:
1. TXUSRCLK 和 TXUSRCLK2 必须是上升沿对齐的,偏差越小越好,因此应该使用 BUFGs 或者
BUFRs 来驱动这两个时钟。
2. 即使 TXUSRCLK、TXUSRCLK2 和 GTX 的参考时钟运行在不同的时钟频率,必须保证三者必
须使用同源时钟。所以 TXUSRCLK、TXUSRCLK2 时钟频率必须由 GTX 的参考时钟倍频或者分频得到。
在 XILINX 的官方文档" ug476_7Series_Transceivers.pdf"中,建议使用 TXOUTCLK 信号来驱动
TXUSRCLK 和 TXUSRCLK2 时 钟 , 当 TX_DATA_WIDTH=16 或者 20 时 (2 字 节 模 式 ) 或
TX_DATA_WIDTH=32 或者 40 时 (4 字 节 模 式 且 TX_INT_DATAWIDTH=1 时
),TXUSRCLK 和 TXUSRCLK2 的时钟频率相等。TXOUTCLK 通过 BUFG 直接驱动 TXUSRCLK 和
TXUSRCLK2,具体框图如下图所示:
当为其它两种模式时,TXUSRCLK 是 TXUSRCLK2 的时钟频率的 2 倍。TXOUTCLK 通过 MMCM
或者 PLL 来产生 TXUSRCLK 和 TXUSRCLK2 的时钟,具体框图如下图所示: