0.18μm CMOS工艺低功耗射频电荷泵锁相环设计

本文主要探讨了一种低功耗射频CMOS电荷泵锁相环的设计，该设计着重于提高能源效率和性能优化。研究者们采用了P型CurrentSteerLogic (CSL) 架构的压控振荡器作为核心组件，这种架构被选中是因为它在低功耗情况下仍能保持高效的信号处理能力。 鉴频鉴相器模块是设计的关键部分，采用了预充电模式。预充电设计允许鉴频鉴相器在高速工作的同时，避免了死区现象，提高了系统的动态响应速度和整体稳定性。预充电技术通过预先填充电容，减少了切换过程中的能量消耗，从而降低了整个系统的功耗。 电荷泵模块在电路设计中也进行了创新。通过改进拓扑结构，确保了充放电电流路径深度的一致性，这有助于改善电流的匹配，进一步提升了锁相环的性能。值得注意的是，为了实现宽广的调谐范围，设计团队巧妙地选择了1.8V电源电压用于电荷泵模块，而压控振荡器模块则使用3.3V。这种电源配置策略使得电荷泵能够充分利用其输出电压范围，从而扩展了系统的频率响应能力。 该设计应用了0.18μm 1P6M CMOS工艺，显示出对现代半导体制造技术的高度集成。实测结果显示，所设计的锁相环在940MHz至2.23GHz的频率范围内稳定工作，且功耗极低，仅为15.2mW。此外，芯片的物理尺寸控制在750μm × 400μm（不包括I/O部分），表明了在紧凑的空间内实现了高性能的系统设计。 这项工作在射频领域具有重要意义，它不仅展示了如何在低功耗条件下设计高性能的锁相环，还提供了关于CSL架构、预充电技术和电源管理策略的有效实践案例，对于推动射频前端设计的发展和优化具有实用价值。对于从事射频集成电路设计、无线通信或嵌入式系统领域的研究人员来说，这篇文章提供了宝贵的设计参考和理论支持。