电流控制改进型CMOS电荷泵锁相环：高效稳定与低功耗设计

本文主要探讨了电源技术中一种改进型的CMOS电荷泵锁相环设计，针对传统电荷泵电路存在的非理想效应，如电流源失配和电荷共享等问题，作者提出了一种创新设计，采用了电流控制技术的新型pump-up电荷泵。研究工作是在标准Chartered 0.35微米/3.3伏工艺条件下进行的，利用Cadence Spectre进行仿真分析。 在传统的电荷泵锁相环（CPPLL）中，电荷泵作为核心组件，其性能直接影响整个系统的稳定性与精度。CPPLL凭借其高稳定性、宽捕捉范围以及数字式的鉴频鉴相器（PFD），在无线通信、频率综合器和时钟恢复电路等领域有广泛应用。然而，传统电荷泵电路的电流匹配度不足和电荷共享现象会引发输出抖动和性能降低。 作者设计的新型电荷泵通过电流控制技术解决了这些问题。通过仿真结果，改进后的锁相环成功抑制了电荷共享和电流失配带来的影响，显著降低了输出信号的抖动。具体来说，它可以稳定输出13.56MHz的时钟信号，且稳定时间缩短至小于11.2微秒，这在功耗方面也有所优化，仅为18毫瓦。 文章详细介绍了锁相环的工作原理，指出其基本架构由鉴频鉴相器、电荷泵、环路滤波器和压控振荡器构成。改进的电荷泵部分通过调整电流，精确地控制低通滤波器的工作，进而调节压控振荡器的输出频率，确保系统能够高效且准确地锁定和跟踪输入信号。 这篇论文提供了一种有效的方法来提升CMOS电荷泵锁相环的性能，对于改善电源技术中的同步系统设计具有重要的实践价值。通过电流控制技术的引入，不仅提高了系统的稳定性，还优化了功耗，为实际应用中的高性能、低功耗电路设计提供了新的思路。