Cadence 混合电路设计：数模混合仿真教程

"这篇文档详细介绍了如何配置混合电路，特别是使用Kubernetes的场景，以及中国科学技术大学微纳电子系统集成研究中心的数模混合电路设计流程。文档内容包括数字模块和模拟模块的创建，以及混合电路的配置步骤。" 在配置混合电路的过程中，首先需要在模拟电路中直接搭建混合电路，这涉及到将数字模块接入到模拟电路中。关键步骤包括将数字模块与模拟部分的接口正确连接，通常这些接口需要适配不同的电压电平以确保兼容性。在完成电路连接后，要确保为testbench留出必要的接口，并使用port进行连接。在确认无误后，通过Check&Save功能保存并关闭Schematic编辑器。 接下来，新建一个与混合电路模块同名的Cellview，选择Hierarchy-Editor作为工具，View Name会自动更改为config。点击OK后，Hierarchy编辑器会打开，通过Browse功能选择之前创建的混合电路schematic cellview，再次点击OK以完成配置。 在数模混合电路设计流程中，通常数字电路和模拟电路是独立设计的，但有时需要将两者结合进行混合电路仿真以验证设计的正确性。Cadence提供了支持这种仿真的工具，如SpectreVerilog仿真器。设计者需要将模拟模块与数字模块分离，并定义接口电平，然后在Advanced Design Environment (ADE)中设置数字电路的测试代码。利用不同的仿真器，如Spectre用于模拟模块，而NC-Verilog或Cadence用于数字模块，分别进行仿真，最终将结果整合。 数字模块的创建通常涉及使用Verilog语言编写行为级代码，通过Cadence工具创建Cellview，选择Verilog-Editor，填写functional作为ViewName。在完成代码编写并保存后，会自动生成SymbolView，便于后续的布局和连接。 模拟模块的创建则通常基于电路原理，例如文中提到的10MHz环形振荡器，这需要熟悉模拟电路设计的基本原理和相关工具的使用。 整个设计流程中，熟练掌握Verilog、Spice格式的网表编写，熟悉Linux操作系统，以及Spectre、Virtuoso、Calibre、Modelsim、DesignCompiler (dc) 和Astro等EDA工具的使用是至关重要的。这个过程可能涉及错误检查和修正，因此设计师需要具备扎实的理论基础和实践经验。