Allegro后仿真流程详解及IBIS模型获取与校验

Cadence 否仿真流程，即后仿真流程，是针对完成PCB布线后的电路性能验证过程。它与前仿真不同，前仿真包括布局前仿真和布局后仿真，前者在设计初期通过SigXplorer构建电气拓扑并设定约束规则，而后者则针对设计实施阶段的问题进行仿真。 后仿真流程主要包括以下几个步骤： 1. **获取IBIS模型**：IBIS（Integrated Circuit Emulation Standard）模型是模拟芯片行为的标准，需要从多个来源获取，如eigroup.org提供的IBIS模型库、Google搜索特定型号的模型或直接从器件厂商官网下载。 2. **检查IBIS模型**：在使用IBIS模型前，必须确保其无语法错误或其他问题。这通常通过ModelIntegrity软件进行，软件会自动检测并在打开ibs文件时显示错误，如有错误需找出原因，通常是语法错误，并进行修正。 3. **IBIS to DML转换**：由于Allegro SI仿真工具不直接支持IBIS模型，需要将其转换为Allegro专用的DML模型。这个过程涉及文本文件格式的转换，尽管两者本质上都是文本文件，但DML文件更适应Allegro平台。 4. **预处理工作**（Pre-Working）：在仿真之前，可能需要进行一些准备工作，如设置适当的参数、电路约束等，确保仿真的准确性。 5. **仿真执行**：利用Allegro SI进行后仿真，验证实际的PCB布线设计是否符合设计目标，以及新改动对高速设计性能的影响。 6. **查看波形**（View Waveform）：仿真完成后，分析波形数据，观察信号行为，识别潜在的信号完整性问题或噪声问题。 在整个流程中，后仿真是一个关键环节，用于确认设计的实际表现与预期相符，对于高速和复杂电路设计尤其重要。随着技术的发展，IBIS模型的获取和使用方法可能会有所更新，但基本的仿真验证思路是一致的。熟练掌握这个流程对于电子设计工程师来说是提高设计质量和效率的重要手段。