单周期MIPS数据通路详解：CPU架构与指令集

本篇讲义是关于单周期数据通路在MIPS架构中的应用，由北京航空航天大学计算机学院的高小鹏教授在2018年度计算机组成暑期师资研讨会上讲解。内容主要源于CS617课程的第20讲，聚焦于处理器设计的基础概念，特别是MIPS（Microprocessor without Interlocked Pipeline Stages，精简指令集计算机）单周期数据通路的详细介绍。 首先，处理器被定义为实现指令集架构（ISA）的硬件组件，它包含两个关键部分：数据通路和控制单元。数据通路，或称"brawn"，负责执行由处理器需要的操作，包括如加法、减法、逻辑运算（如OR Immediate操作）、加载和存储数据（如lw和sw指令），以及基本的条件分支（如beq）。这些操作的执行涉及到寄存器寻址和操作码（op）、源寄存器（rs）、目的寄存器（rt）、结果寄存器（rd）以及移位量（shamt）等参数。 MIPS-lite指令子集包括了简单但实用的算术和逻辑操作，如ADDU、SUBU、OR Immediate、以及用于加载和存储整数的 lw 和 sw 指令，其中使用了16位立即数。此外，还有用于条件分支的beq指令，基于 rs 和 rt 的值进行相对跳转，跳转地址用16位立即数表示。 在技术层面上，这部分内容阐述了如何使用Register Transfer Language (RTL)来描述数据通路的工作流程，即从指令的获取开始，通过数据通路逐个处理每个操作步骤，直到指令完成。RTL是一种用于硬件描述的语言，它将抽象层次降低到具体的电路级，使得设计者能够清晰地看到数据是如何在各个逻辑门和触发器之间流动的。 单周期数据通路的特点在于在一个时钟周期内完成一个完整操作，这与多周期设计相比，简化了时序控制，提高了执行效率。然而，这通常意味着某些复杂的指令可能无法在一个周期内完成，因此在性能和灵活性之间需要权衡。 总结来说，本讲义涵盖了MIPS单周期数据通路的设计原理、核心操作指令、以及它们在RTL中的实现方式。这对于理解计算机组成原理中的数据流管理和处理器设计至关重要，是从事相关研究或教学的宝贵参考资料。