ARM异常处理：架构、向量表与返回流程

"本资源是一份关于嵌入式系统处理器ARM架构中的异常处理机制的详细讲解PPT，名为'ADS异常处理.ppt'。它主要探讨了ARM720T和ARM9/10家族设备中异常处理的相关内容，包括中断类型（如FIQ、IRQ、DataAbort和PrefetchAbort等）、异常向量表的作用，以及异常发生时处理器的行为。 首先，PPT介绍了异常处理的基本概念，强调了异常是在当前指令执行结束后才会响应，并可能同时处理多个异常。异常按优先级和服务顺序进行处理，例如Soft Interrupt (SWI)和Undefined Instruction异常在返回时的操作不同，SWI通过`MOVSpc, lr`将返回地址保存到堆栈，而其他类型的异常如FIQ和IRQ则会先减去特定的偏移量再进行处理。 异常发生时，ARM核心执行一系列关键步骤，如将当前程序状态寄存器(CPSR)备份到特殊目的寄存器SPSR_<mode>，设置必要的标志位，改变处理器状态并进入异常模式，可能还会禁用相关的中断。接着，会保存异常前的返回地址LR_<mode>到堆栈，然后将程序计数器(PC)设置为对应的异常向量地址。返回时，必须从SPSR和LR恢复处理器状态。 异常处理过程通常涉及具体的指令，比如从SWI和Undefined Instruction异常返回时，使用`MOVSpc, lr`，而从数据异常返回时，需要更大的偏移`SUBSpc, lr,#8`。如果返回地址之前已被压栈，可能还需要使用LDM指令来恢复程序执行。 该PPT深入剖析了异常返回指令的工作原理，指出在特权模式下，除了更新PC，还会将SPSR的内容复制到CPSR，并将PC设置为目的地寄存器。整个过程需要在ARM模式下执行，确保了系统的正确性和安全性。 这份PPT为理解ARM处理器异常处理提供了全面的视角，对于从事嵌入式开发或研究ARM体系结构的专业人士来说，是不可或缺的学习资料。"