Tables
xvi
Tables
1−1. Compatibility Modes 1-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1−2. Summary of Bus Use During Data-Space and Program-Space Accesses 1-10. . . . . . . . . . . .
1−3. Special Bus Operations 1-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−1. CPU Register Summary 2-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−2. Available Operations for Shifting Values in the Accumulator 2-8. . . . . . . . . . . . . . . . . . . . . . . . .
2−3. Product Shift Modes 2-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−4. Instructions That Affect OVC/OVCU 2-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−5. Instructions Affected by the PM Bits 2-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−6. Instructions Affected by V flag 2-21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−7. Negative Flag Under Overflow Conditions 2-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−8. Bits Affected by the C Bit 2-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−9. Instructions That Affect the TC Bit 2-31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−10. Instructions Affected by SXM 2-33. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−11. Shift Operations 2-45. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−1. Interrupt Vectors and Priorities 3-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−2. Requirements for Enabling a Maskable Interrupt 3-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−3. Register Pairs Saved and SP Positions for Context Saves 3-14. . . . . . . . . . . . . . . . . . . . . . . .
3−4. Register Pairs Saved and SP Positions for Context Saves 3-20. . . . . . . . . . . . . . . . . . . . . . . .
3−5. Registers After Reset 3-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−1. Addressing Modes for “loc16” or “loc32” 5-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−1. Instruction Set Summary (Organized by Function) 6-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−2. Register Operations 6-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−1. 14-Pin Header Signal Descriptions 7-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−2. Selecting Device Operating Modes By Using TRST, EMU0, and EMU1 7-5. . . . . . . . . . . . . . .
7−3. Interrupt Handling Information By Mode and State 7-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−4. Start Address and DMA Registers 7-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−5. End-Address Registers 7-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−6. Analysis Resources 7-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A−1. Reset Values of the Status and Control Registers A-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B−1. Checksum Computation Memory Locations B-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C−1. General Features C-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C−2. C2xLP Product Mode Shifter C-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C−3. C28x Product Mode Shifter C-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C−4. Reset Conditions of Internal Registers C-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C−5. Status Register Bits C-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C−6. B0 Memory Map C-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .