65nm CMOS技术实现的低功耗39GHz-80GHz毫米波倍频器

"这篇研究论文探讨了一种基于65纳米CMOS技术的低功耗39GHz至80GHz毫米波频率倍增器的设计。该电路由两对推挽结构和一个交叉耦合振荡器组成，它们共享同一个电流源。这种注入锁定频率倍增器能够在39GHz到80.6GHz的宽频率范围内工作，实现了69.5%的宽注入锁定范围。在驱动30fF电容器时，整个锁定范围内的转换增益超过-15dB。该电路在TSMC的65纳米CMOS工艺中实现，活性区域为340×180um²。注入锁定频率倍增器的静态功耗为11.8mW，而输出缓冲器的功耗为5.96mW。" 毫米波频率技术在近年来随着CMOS器件在超微缩节点的进步而迅速发展。通常，毫米波应用有两种主要方法：频率合成和频率倍增。频率合成器允许灵活地生成所需的毫米波频率，但通常需要复杂的架构和较高的功耗。另一方面，频率倍增器，如文中所描述的注入锁定频率倍增器，可以更直接地将较低频率信号转换为更高频率，从而降低整体系统复杂性。 65纳米CMOS技术的选择是由于其在功耗、性能和成本之间的平衡。这种技术允许在较小的芯片面积上实现高频率操作，同时保持相对较低的功耗，这对于移动和无线通信设备至关重要，这些设备往往对尺寸和电池寿命有严格要求。 论文中提出的频率倍增器设计利用了注入锁定原理，这是一种利用外部信号来同步振荡器的方法，从而将其频率锁定到输入信号的两倍。这种锁定机制有助于提高频率稳定性和输出功率。两对推挽结构增强了输出信号的幅度，而交叉耦合振荡器则提供了所需的非线性特性，以实现频率的倍增。 电路的性能关键指标包括注入锁定范围、转换增益和功耗。69.5%的宽注入锁定范围意味着电路能够适应较大的输入频率变化，而保持有效的工作状态。转换增益超过-15dB表示尽管有损耗，但输出信号的功率仍然足够强。低功耗设计（总计17.76mW）使其适合于能源有限的便携式设备。 这项研究对于理解如何在65纳米CMOS技术下实现高效、宽频段的毫米波频率倍增具有重要意义。它不仅提供了具体的设计方案，而且展示了在缩小工艺节点时如何优化毫米波频率生成，这对于未来无线通信、雷达系统和射频识别（RFID）等领域的毫米波应用有着深远的影响。