应变硅MOS器件应力模拟与电学性能提升研究

"1_应变硅MOS器件应力分布与电学特性的模拟研究.pdf" 在微电子领域，随着半导体器件特征尺寸的不断减小，传统微缩技术面临物理极限的挑战。应变硅技术作为一种创新手段，已经成为提升纳米级金属-氧化物-半导体场效应晶体管（MOSFET）性能的关键方法。这项技术利用应变来诱导硅的能带结构发生变化，进而提升载流子的迁移率，同时还能与现有的微电子主流工艺无缝对接。因此，应变硅技术在提升MOS器件电学性能方面展现出显著的优势，并被认为是维持平面硅互补金属氧化物半导体（CMOS）技术长期发展的重要技术。 在应变硅MOS器件的研究、制造和应用过程中，了解沟道应力的大小、分布及其对电学性能的影响是至关重要的。由于实际研发时间和成本的考虑，模拟研究成为了不可或缺的环节。本研究中，作者采用了有限元分析软件ANSYS和半导体技术计算机辅助设计（TCAD）工具Sentaurus，深入探讨了MOSFET中的应力分布与工艺参数之间的关系，以及应力对器件电学性能的影响。 在ANSYS模拟中，重点研究了采用SiC作为源/漏极以及弛豫SiGe上的应变硅NMOS结构。研究发现，通过调整SiC的摩尔组分、增加源/漏极的刻蚀深度和高度、减小应变硅层的厚度，可以有效地调控沟道应力，而且在更短沟道的器件中，应变效应更为显著。此外，通过将模拟结果与高分辨率透射电子显微镜（HRTEM）的快速傅里叶变换（FFT）分析数据和收敛束电子衍射（CBED）实测数据对比，验证了有限元模拟的准确性和可靠性。 在TCAD模拟中，针对50nm栅长的应变硅NMOS和PMOS，研究人员发现高张应力的SiN盖帽层和SiGeS/D结构分别能够优化NMOS和PMOS的电学性能，显著提升驱动电流和跨导。多应力结构的引入使得沟道区的应力得以叠加，进而增强了电学性能，而器件的亚阈值特性则基本保持稳定。模拟结果与实验数据的对比显示出了良好的一致性和趋势吻合。 最后，研究还探讨了应变硅技术在小型电路中的应用，特别是对于CMOS反相器的电压转移特性的影响。由于阈值电压的漂移，应变硅CMOS反相器的转换点电压出现了偏移，同时噪声容限也相应减小。这些模拟研究为纳米级应变硅器件的设计和优化提供了宝贵的数据支持和理论指导。 这项工作通过细致的模拟研究揭示了应变硅MOS器件中应力分布与电学特性之间的复杂关系，为优化器件性能和推动集成电路的持续发展提供了重要的理论基础和实用策略。