![](https://csdnimg.cn/release/download_crawler_static/87985131/bg7.jpg)
图 2-2 学校打铃器总体设计框图
2.3 分频模块设计
本设计 FPGA 外部使用的是 25MHz 晶振,在其内部再根据需要进行分频。
如图 2-3 所示为分频模块连接图。分频模块由 25k 分频、200 分频、5 分频、50k 分频、
250 分频组成。其中 25k 分频的输出作为按键消抖模块的输入时钟信号,其频率为 1kHz;
200 分频的输出作为计时模块调分模块的时钟输入,其频率为 5Hz,周期为 0.2s;5 分
频的输出作为计时模块中秒计时的输入,为 1Hz 频率的 1s 时钟信号;50k 分频的输出
作为动态扫描模块的输入时钟,其频率为 500Hz;250 分频的输出作为计时模块调时模
块的输入时钟,其频率为 2Hz,周期为 0.5s。
图 2-3 分频模块连接图
现以 5 分频为例进行仿真,当时钟到第五个上升沿时,输出由“0”变为“1”,下
降沿时又由“1”变为“0”,产生一个脉冲。满足设计要求。