阈值门电路与漏电流优化：VLSI低测试功耗新策略

"双阈值VLSI低测试功耗方法研究* (2009年)，国家自然科学基金资助项目(69973014)，作者：邢军、王冠军，研究方向：计算机应用、高级测试综合、EDA技术" 本文主要探讨了一种针对双阈值VLSI（Very Large Scale Integration）芯片的低测试功耗优化策略，旨在解决集成电路在测试阶段功耗过高的问题。在现代半导体技术中，随着晶体管尺寸的不断缩小，静态功耗（尤其是漏电流）成为设计和测试中的重要考虑因素。该研究提出了结合阈值门电路调节和漏电流优化的创新方法，以降低测试过程中的功耗。 首先，研究中提到了通过算法寻找电路的关键路径。关键路径是决定电路性能的重要因素，它定义了电路中最长的延迟路径，对系统时序有直接影响。通过对关键路径的识别，可以确定哪些部分需要优先优化，以确保整个电路的正常工作。 接着，论文提出在关键电路上设置低阈值门电路，而在非关键电路上设置高阈值门电路。低阈值门电路能更快地开关，从而减少动态功耗，但可能增加漏电流；相反，高阈值门电路虽然开关速度较慢，但能有效减少漏电流。这种策略是在满足时序约束的前提下进行的，以确保电路性能不受影响。 此外，为了进一步优化漏电流，研究还利用了测试向量的无关位特性。在测试过程中，某些位可能对故障检测没有直接影响，这些位的电平可以被调整，以减小通过晶体管的漏电流。通过调整测试向量和测试架构，可以在不牺牲测试覆盖率的情况下降低整体功耗。 实验结果证明了该方法的有效性，它在降低测试功耗的同时，保持了电路性能的稳定。这一研究成果对于VLSI设计和测试领域具有重要意义，尤其是在追求绿色能源和节能技术的今天，降低测试功耗不仅可以节省成本，还能为环保做出贡献。 关键词：测试功耗；电压调节；漏电流优化；测试向量 中图分类号：TP391.4 文献标志码：A 文章编号：1001-3695(2009)04-1402-03 总结来说，这篇2009年的论文提出了一种新颖的双阈值VLSI测试功耗优化方法，通过智能分配阈值门电路和利用测试向量优化，有效地降低了集成电路在测试阶段的静态功耗，为VLSI设计提供了节能的解决方案。