法国蒙彼利埃UM2微电子博士论文报告兼CIFRE博士学位要求期间的研究

- -蒙彼利埃第二大学（UM2）I2S博士学校LIRMM（蒙彼利埃信息、机器人和微电子学院）域名：微电子部分符合UM2博士学位要求的博士论文报告论文在法国工业博士（CIFRE）框架之间进行：2007年12月至2011年2月在法国蒙彼利埃的Menta LIRMM实验室&“eFPGA：探索架构、集成系统和可编程技术的工业愿景通过赛义德·扎希德·艾哈迈德2011年6月22日提出答辩陪审团：居伊·戈尼亚特STICC/UBS教授（法国洛里昂）总统Habib MEHREZLIP 6/UPMC教授（法国巴黎）审稿尤尔根·贝克尔CHEO教授在KIT（德国卡尔斯鲁厄）审稿Michael HÜBNERKIT高级科学家（德国卡尔斯鲁厄）考官Laurent ROUGGAN创始人兼首席执行官Menta（法国蒙彼利埃）审查员/共同顾问吉勒·萨萨泰利LIRMM/CNRS研究主任（法国蒙彼利埃）联合顾问莱昂内尔·托雷斯LIRMM/UM 2教授（法国蒙彼利埃）顾问- -- -根据UM2的要求，用法语和英语编写简短摘要RÉSUMMERLa thèse s'articule autour du thème des FPGA embarqués（eFPGA）.我们将分析现有的解决方案，并讨论这些技术的挑战和机遇;我们将对过去的培训进行深入分析。在现有解决方案的基础上，提出了一种eFPGA拓扑结构，并使用VHDL RTL语言进行了描述。这一解决办法有助于使联合方案拟订工作取得进展。在此基础上，探讨了定量化的方法，即从现实计量学的意义上提出解决方案，说明了密度、性能和消费。这些重要贡献之一是提出了一种统一的交换机架构，该架构消除了FPGA实际上典型的互连区域（即在逻辑VPR中的模块化）中的连接块，从而实现了良好的可路由性。Toutes les exérimentations ontété menées sur une technologie CMOS 65nm faible puissance du fondeur STMicroelectronics，qui permet defait d'obtenir des evaluations perceptenentes. Une seconde contribution notable repose sur l'exploration del'intégration de eFPGA dans un contexte système sur puce（SoC）.该方法基于eFPGA与LEON 3型处理器之间的集成系统，在ESL型方法的基础上进行有效编程。两次探索都是不同的，就像是进程和合作的统一体。所提出的结果是分析者从多个角度对可能的妥协进行的，因为这类方法的观点和局限性。最后，uncasMots-clés：architecture eFPGA，outils CAO pour eFPGA，enquête industrielle，accélérationreconfigurable，ESL，MRAM摘要本文主要围绕嵌入式FPGA（eFPGA）展开。它对可编程技术进行了详细的调查，以调查eFPGA的潜力和挑战，以及过去几次不同类型尝试的可能失败原因。在调研的基础上，研究了具有标准RTL编程流程的基于FPGA网格的经典体系结构的技术无关的软eFPGA。详细的eFPGA架构探索（包括CAD工具）进行探索硅效率（逻辑密度，功率，性能等）。eFPGA架构。其中值得注意的创新是实现了统一的开关块，完全去除了传统的基于网格的FPGA（VPR类）的连接块和局部互连，同时保持了良好的路由效率。所有的实验都是在65nm CMOS低功耗STMicroelectronics工艺上进行的，以获得实际的硅值和前景。最后，eFPGA在系统（SoC）的潜力和挑战。通过eFPGA与LEON 3处理器的集成（作为功能和协处理器单元，同时突出功能单元在工业前景中的潜在缺陷），提出了一种可重构加速方案，其中包括ESL开发（便于编程）和全硅权衡可视化。还介绍了一个有趣的案例研究，探讨了eFPGA新兴MRAM存储器的前景。关键词：eFPGA架构，eFPGA CAD工具，工业调查，可重构加速，ESL，MRAM- -摘要（延长）在深亚微米节点（超过90nm）中，片上系统（SoC）的设计复杂性和高制造成本已经达到无法再为每个应用设计专用SoC的水平。他们必须有一定的制造后的灵活性，以摊销的高开发成本，以几个终端市场。现场可编程门阵列（FPGA）以其灵活性和易于设计修改而闻名。随着不断的架构创新和摩尔定律，它们已经成为可编程平台，在许多情况下，提供了一个很好的替代方案，直接在它们上实现SoC。不幸的是，与ASIC/ASSP相比，FPGA具有较大的硅隙。这限制了它们在许多大容量应用中的使用，尽管FPGA具有巨大的灵活性优势，但与ASIC/ASSP相比，从收入角度来看，FPGA在行业中仍然是一个小利基。在这种情况下，一个显而易见的选择是嵌入式FPGA（eFPGA），将FPGA的优势带入SoC中，弥合其灵活性，产品差异化，上市时间等方面的挑战。本论文的工作主要围绕eFPGA三大主题展开。(i)调查和分析可编程技术，以调查eFPGA的范围，潜力和挑战。(ii)eFPGA架构探索和工具基础设施，以创建高效的定制eFPGA。(iii)SoC中的eFPGA研究和展望（包括超越经典技术/技术）。讨论的一般流程和方面如下。本文通过分析工业界和学术界的研究现状，对FPGA和eFPGA的研究挑战进行了详细的调查。它对可编程技术进行了详细的调查，以解决eFPGA的潜力和挑战，以及过去几次尝试不同类型的可编程解决方案的可能失败原因。基于从详细调查中获得的知识，提出了类似FPGA技术的独立软eFPGA的动机和潜力。CAD工具和图形基础设施，以创建和探索定制的eFPGA与标准的RTL编程流程。详细的eFPGA架构的探索进行，以创建高效的软eFPGA架构具有吸引力的硅性能（逻辑密度，功率，性能等）。其中显着的创新是完全删除的连接块和本地互连的经典网格为基础的FPGA（类VPR），同时保持良好的路由效率，通过调查统一的开关块架构与专门的不同连接的逻辑块单向路由网络。所有的实验都是在CMOS 65nm低功耗STMicroelectronics（ST）工艺上进行的，以获得实际的硅值和前景。最后，eFPGA在系统（SoC）的潜力和挑战进行了详细讨论。以eFPGA与LEON 3处理器（作为功能单元和协处理器）的集成为例，给出了可重构加速的实例研究，并从商业角度指出了功能单元的缺陷。使用ESL的eFPGA的编程方便，同时保持标准的RTL流程和完整的硅进行实验的权衡进行了调查。为了进一步提高系统的eFPGA的潜力，调查和超越经典新兴的磁阻随机存取存储器（MRAM）的前景也简要讨论了作为一个有趣的案例研究。关键词：eFPGA，FPGA，eFPGA的CAD工具，硅分析，可编程技术调查，FPGA专利调查，SoC，可重构计算，eFPGA作为协处理器，ESL，FPGA- -确认完成博士学位是一个伟大的时刻异质兴奋。我感谢上帝帮助我实现这一目标（我的宝贝！）这是一个里程碑，以如此偶然和冒险的方式，我毫不怀疑，宝藏确实是旅程本身。致谢是论文中最容易和最难写的部分，人们可以很容易地用一句简单的话来写几乎所有论文的整个致谢部分“我要感谢我的父母/家人，最重要的是通常的嫌疑人（那些有技能的人无论如何都会理解）”。但我更喜欢走另一条路，更好地解决和开拓论文答辩的市场份额，所以我开始了我的探索。父母：首先是父母对我无尽的爱。自从我踏上MS+PhD奇迹到国外已经7年多了（让我想起了那个臭名昭著的小说/电影巫师男孩的7年，讽刺的是，他也在2011年7月完成了他在大银幕上的探索）。有时候，由于日程安排/签证问题等原因，我会在长达两年的时间里去看望我的父母。他们几乎不会理解我的论文，但确实会有最高的喜悦知道我做了，不管它是什么！顾问：我要感谢我的导师Gilles Sassatelli博士：他把我从德国带到法国，也许是我从LIRMM获得博士学位的主要原因，他把我捐赠给了Menta/Industry。事实上，他应该得到最高的市场份额的信贷这一论点。我与他的相识可以追溯到2004年底，当时我在达姆施塔特大学参加了他的访问讲座;在那里，我严重感染了各种形式的可重构技术病毒（后来被行业部分接种），也是我第一次编写FPGA。在此，我谨向本论文的最高指挥官，一位具有广泛研究兴趣和工业眼光的天生领导者莱昂内尔·托雷斯教授致以深深的敬意。在我论文的重要部分，他也担任LIRMM微电子部门的主任，我曾经着迷于观察他非凡的电子邮件技能来引导事情。他不断的影响和建议，做这样的事情：在10张幻灯片中呈现整个概念;用几行文字解释整个场景等，帮助我练习了这些技能，这些技能在制作精美的出版物和这篇论文报告中是无价的。我还要深深地感谢吉勒和莱昂内尔：他们对我的工业与学术歇斯底里的永恒耐心（由于工业博士学位），我在实验室的终身缺席奖，审查我的研究论文，以纠正/将他们的工业酱语言转换为同行科学评论家可以消化的形式（他们是，我们几乎从未输过！）。他们还为我提供了偶尔参加会议程序委员会的机会，这进一步帮助我了解会议的后端，审查过程以及审查人员的心理。Menta：我想对Laurent Rougé先生表示感谢，主要是为了创立Menta，否则这一切都不会发生！(see序言）。我在Menta的经历充满了各种各样的经历，挑战和机遇，使我的工业博士学位成为真正的工业博士学位，帮助我成为一名工业学生（见后记）。劳伦几乎和我同龄，与其说是老板，不如说是亲密的朋友。除了我们无数个小时的技术/业务讨论外，他还与我分享了他丰富的一般知识，并向我提供了有关法国的大量知识。如果没有我在Menta的同事（还有几位硕士论文的学生）（我论文的合著者）的帮助，我的研究工作是不可能的。我将永远记得与Jean-Baptise Cuelle，Julien Eydoux和Alexandre Martheley一起度过的美好时光，特别是我们对eFPGA Creator的追求。最后，我感谢Menta作为一个整体;很高兴看到/有我的论文的基础部分，并希望它将有助于部分指导未来的战略。评委会：我想向我尊敬的评委们致以深深的问候。首先感谢Guy Gogniat教授接受担任评委会主席，代表评委会对论文工作发表了令人难忘的最后评论，并宣布我为博士，我要感谢Habib Mehrez教授接受担任我论文的评审员。作为一个著名的权威和极少数的教授在法国/欧洲深入参与FPGA架构研究领域，他在陪审团的存在就像一个LUT在FPGA。我感谢他对建筑探索的精彩评论，但也许会永远特别珍惜他对我相对不寻常的第2章的赞赏，根据CIFRE博士[5.11]。能从他这样一位有着几十年经验的资深教授口中听到这样的评价，是一种荣幸。我想表达我最衷心的问候教授Jürgen Becker：世界知名的工业驱动的基于FPGA的可重构系统的权威，总理会议主席等，在很短的时间内接受成为论文的第二位评审员，尽管由于他额外的行政职责，他的日程安排非常繁忙。我将永远记得他从华盛顿特区飞往法兰克福的迷人邮件，他向陪审团成员确认他将很高兴担任评审员。感谢他对论文报告的精彩点评，以及对本论文对行业场景和挑战的理解的赞赏。我要感谢Michael Hübner博士（J. Becker的臭名昭著的学徒同事）：XilinxFPGA、可重构系统、同行会议主席等方面的标志性专家，接受担任评审团的审查员。Jürgen和Michael一起，除了让我的评审团国际化之外，还将德国带入其中，我爱上了微电子和可编程技术。最后，我想表达我对评审团的问候，他们对这篇论文的多学科贡献和努力表示钦佩。- -学术界：也许博士培训最有趣的部分是会议，提供机会与来自世界各地的顶尖专家见面。这确实很难在长长的名单中列出，但我想提到一些人，我与他们就FPGA/广泛的可编程技术/学术界等进行了非常有趣的讨论，这对我的研究非常有帮助。按字母顺序：A。Agarwal（MIT），K. Benkrid（U. Edinburgh），E. Cota（UFRGS），O.Hammami （ ENSTA ） ， L. Lagadec （ UBO ） ， G. Lemieux（ UBC ） ， R. Leupers （ RWTH Aachen ） ， F. Moraes（PUCRS），F.摩根（NUIG），M. Lubaszewski （UFRGS ） ， K. Torki （ CMP ）。感谢R教授。Tessier （ 马 萨 诸 塞 大 学 ）;关于 他2009年夏 天访问LIRMM的详细非正式讨论非常有趣。他提供了关于FPGA研究的一些细节，美国学术界，关于博士学位的一般提示和出版物我对J. Rose的无限问题。我还要感谢M教授。罗伯特（LIRMM），我主人的主人！他的一般提示（特别是他的评论“太多的幻灯片杀死幻灯片”），使良好的演示和艺术的额外幻灯片。我还要再次感谢M教授。Glesner（TUD）; I如果没有我硕士期间在他的研究所学到的微电子学基础知识，我就不可能完成这个博士学位。最后，我想向两位伟大的教授表达我最深切的问候，他们在我的博士学位期间最让我着迷（技术上和他们富有远见的非传统风格）。不幸的是，我只是通过电子方式认识他们：乔纳森·罗斯教授（美国大学）。多伦多）&Reiner Harrington教授（美国Kaiseraitern）。我可以写一整章，但有有限的硅预算的字体，并确实不能利用摩尔定律的字体大小明显的原因！简而言之：非常感谢J. Rose在网上与社区分享他的出版物，这本臭名昭著的VPR书。感谢R。为他惊人的主 题 演 讲 （ 让 我 疯 狂 ） 而 烦恼 ， 对 教 育 的 贡 献 ，LinkedIn的关系，而不是因为我从他的主题演讲中偷了“有远见的”并把它放在我的论文标题中而杀了我。我奉献我的FPL 10调查演示[S-3b]（幻灯片幸运地发表！作为FPL 20岁生日活动的一部分很麻烦。行业：如果没有假想的X主管（半导体行业），我的博士故事是不完整的。现在回顾我的博士学位，在某些方面，我不得不承认我最大的挑战和麻烦来自行业，也部分由行业解决（我想故事还在继续）。就在我博士学位的第二天，我不得不直接接触这个行业[S-2]，这是一个奇怪而突然的冲击，事情与更温和的学术界太不一样了，也许就像一个童话故事，我立刻进入了一个我不知道的新世界。然而，在那个奇怪的世界里，我遇到了与我们的世界相对应的东西，在它的顶端是UBM。（联合商业媒体）帝国（EEtimes和其他几个类似EEtimes的电子媒体的所有者）以及公司为教育消费者所做的类似努力，物理技术和商业专家等。我花了一段时间才勉强与这个奇怪的大师握手，作为一个工业学生，它把我带到了一个自由！乘坐魔毯来到这个陌生的新世界，我想现在我已经部分地意识到为什么我们称之为现实世界。我非常感谢X主任为我提供的所有培训和技能，这些培训和技能对我应对博士学位的挑战是无价的;我尤其要感谢他撰写的第2.3章。从假设到现实（X主管的火枪手），我想向我在科学/工业会议上遇到的一些来自技术/商业的迷人人士表示问候，与他们的讨论在我的论文中非常有价值。按字母顺序：V. Betz（Altera），M.Dickinson（Altera ），V. Kathail（ Synfora），H. Kim（Samsung ），H. Krupnova （ST），P. Kundu（Intel ），P. Lysaght（Xilinx），G. Martin（Tensilica），M. Muller（ARM），HN.Nguyen（Bull），I.Phillips（ARM），G. Saucier（D R）、C.Schmitt（eSilicon），J.Tully（Gartner）. 、H. Wildt（fenix-da）.我还要感谢相关领域声名狼借的行业博主，仅举几例（按字母顺序）：P。Clarke（EEtimes），E.Esteve（SemiWiki），D.McGrath（EEtimes），D.（EltectronicsWeekly）R. Merritt（EEtimes），C. Maxfield（EEtimes），D. Nenni（SemiWiki），R. Wilson（EDN），J. Yoshida（EEtimes）.他们精彩的文章教会了我很多。最后，我感谢EEtimes作为一个整体的开放和社会结构，网络研讨会，虚拟会议等，我希望有一天有一个像UBM一样的UAM（联合学术媒体）。朋友：世界上没有什么比得上友谊。在通常的黑暗，压力，令人沮丧的时刻，在论文它的爱的友谊来拯救。我几乎不可能详细介绍所有进出蒙彼利埃、法国、欧洲、世界的朋友（还没有遇到任何外星人！）我担心我在提到作者名字时很难做到公正，所以我使用了一个技巧，部分借鉴了我们在研究论文中对作者名字的做法。我最亲爱的@facebook，@linkedin等，你对我来说比死硅更重要，生活中确实有比研究更多的东西。ANRT：最后，我想感谢ANRT/CIFRE [5.11]为我提供了强大的动力和收入，让我能够进行这种非凡的复杂冒险，接受研究和工业培训，我在博士期间经常将其称为“工业与学术（|\/|）：我的博士学位内幕（见后记！）"。ANRT的S. Z. Ahmed; 2011年- -“Ph deDicated to …家庭：以纪念我已故的祖父，赛义德·M。萨米·艾哈迈德（2002年去世）一直希望我成为一名医学博士（通常被称为真正的博士），当我选择工程学时，他想知道我是否会成为另一个博士。现在我想/希望我应该为生病的SoC提供治疗。- -目录摘要：4 -序言...... - 17-第1章：引言.....-18-1.1激励目标.... -18-1.2 供款........................................................................................................................................................................................................................................................ 十九岁检验分析[R].......-19-eFPGA架构探索[B]...-20-系统中的eFPGA [G]....-20-1.3 论文 组织... 21-第2章：对非法入境者的检验调查[R].....-23-2.1 FPGA最新技术水平... -23-2.1.1 FPGA基本原理......-24-2.1.2 FPGA供应商...-27-1-逻辑块......-27-2-路由架构.......-31-3-建筑异质性.-33-4- 90纳米后的功耗挑战与性能.......-34-2.1.3学术人员.......-38-1-FPGA CAD......-38-2-建筑研究....- 四十二-2.1.4超越经典新兴作品......-44-建筑学...-45-配置....-45-2.2具有嵌入式FPGA（eFPGA）的系统...-四十六-2.2.1行业....-46-1-概述...-46-2-FPGA-2010，带硬处理器（FPGA或eFPGA！）.... -48-2.2.2学术人员....-49-1-类FPGA嵌入式FPGA....-49-2-粗粒度可重构架构....-51-2.3半导体行业.... -五十二-2.3.1了解行业概况......-52-1-工业文章和新闻（从IEEEtimes到EEtimes）......-52 - 2-最新技术的专利研究......-52-- -2.3.2行业全球概况....-53-1-半导体行业市场和市场领导者...-53-2-Makimoto-53-- -3-功耗的挑战。- 55 -2.3.3-可编程硬件类型.......-55-1-高端MPSoC......-55-2-异构MPSoC平台.......-55-3-FPGA......-55-4-与FPGA（MPPA、粗粒度、结构化ASIC等）.... -57-2.3.4-FPGA和vs FPGA......-58-1-PLD启动历史.....-58-2-FPGA的优势：基本优点和缺点....-58-3-对FPGA公司的调查...-61-4-为什么FPGA大多失败/失败.......-61-5-新的FPGA初创公司，它们的差异化...-62-6-顶级FPGA供应商的新趋势......-63-2.3.5-工业正走向平台碰撞...-64-1-多云的未来......-64-2-eFPGA是一个缺失的IP吗...-65-2.4摘要... 六十六-第3章：EFPGA的CAD基础架构-67-3.1 eFPGA的架构基础...... -六十八-3.1.1岛式单向布线架构......-68-3.1.2 eFPGA的构建块-70-3.1.3 eFPGA内核...-71-3.2 eFPGA Programmer™：eFPGA编程工具套件...... -七十一-3.2.1前端........................................................................................................................-72-3.2.2后端.........................................................................................................................-72-3.3 eFPGA Creator™：eFPGA创建GUI工具套件...-七十三-3.3.1动机概述......-73-1-两个目标：eFPGA的创建，eFPGA的探索....-73-2-VPR的启示：“假设”实验的简易性-73-3-基于GUI的工具的灵感：增加了用户友好性维度...-74 - 4-工具套件的全球概述.....-74-3.3.2库管理器（eFPGA组件创建）...-76-1-GUI向导编辑器...................................................................................................- 七十七-2-硬件生成....................................................................................................................................-78-3.3.3架构管理器（eFPGA内核创建）......-80-1-GUI向导编辑器......-80-2-硬件生成....................................................................................................................................-81-3-体系结构文件生成...-81-3.3.4分析器（设计空间探索）......-83-1-映射、群集放置.......-84-2-SB eLB...-85-3-全局路由...............................................................................................................................-85-4-硅......-87-- -3.4摘要... 八十八-- -第四章EFPGA体系结构探索[B].- 89-4.1总体概述的基本探索... -89-4.1.1实验方法学...- 九十-1-实验流程和基准.- 九十-2-eFPGA的自适应HDL：硅探索容易......-91-3-基本GUI探索工具...-92-4.1.2 LUT尺寸...-93-1-映射效率与LUT大小的关系...-93-2-硅勘探.............................................................................................................-95-4.1.3群集和通道.......- 九十六-1-通道宽度与群集大小...- 九十七-2-硅勘探.............................................................................................................- 九十七-3-聚类反馈分析......- 九十九-4.1.4路由分析...- 一百-1-通道大小挑战......- 一百-2-路由效率分析...-101-3-瓦片流量分析...-101-4跳分析...-102-4.1.5功耗挑战...-103-1- 90、65、45 nm节点的面积、功率、速度比较...-103-2-功率与速度：阈值电压的影响....-104-4.1.6与最新技术水平的比较...- 一百零五4.2使用切片自定义的探索（eFPGA创建器）......- 一百零七-4.2.1试验动机和方法..........................-107 - 1-一般动机......- 一百零七-2-勘探目标...- 一百零八-3-CAD流程和基准......-109-4.2.2 SB路由复用器优化..-110-1-自定义体系结构类型....-110-2-硅特性....-111-3-体系结构分析（基准映射）....-111-4.2.3 SB-eLB互连复用器优化...-117-1-自定义体系结构类型....-117-2-硅特性....-118-3-体系结构分析（基准映射）....-118-4.2.4组合优化探索......-123-1-与古典建筑的一般比较-123-2-SB-R+SB-eLB接头最佳情况的组合实验...-123-3-阈值和工艺节点类型的影响（功率与速度）.....-125 - 4.2.5其他实验观点...- 一百二十六-1-反馈优化...- 一百二十六-2 SB拓扑（多样性）和灵活性...- 一百二十七-3-LUT和群集大小的影响...- 一百二十七-4-建筑异质性的探索...- 一百二十七-4.3摘要... - 一百二十八- -第五章系统中的EFPGA[G].- 一百二十九-5.1一般动机... - 一百二十九-5.1.1 eFPGA在SoC中的潜力....- 一百二十九1-产品差异化、上市时间....- 一百二十九2-SoC原型（测试新想法）....- 一百二十九3-多种可能性（差异化，实验，重构）加速度等）......... -130 - 4-软eFPGA（技术独立性）......- 一三一-5.1.2 eFPGA作为可重构加速器...- 一三一-1-不是新概念，大多失败，为什么又...- 一三一-2-标准RTL流程和ESL工具的兴起......- 一三一-3-开箱即用思维：以弱为强...- 一百三十二4-使用两个处理器完成的基本实验（等离子LEON 3）....................................................- 一百三十二5.2带LEON 3处理器的eFPGA-133-5.2.1 eFPGA-LEON 3系统集成...-133-1-作为功能单元（处理器流水线）......-133-2-作为协处理器单元......-133-5.2.2实验流程......-134-1-应用程序分析（硬件/软件分区）...-134-2-应用程序映射（ESL的使用）...-134-3-分析硅权衡（面积、功耗、速度）..............................................................................-134-5.2.3 AES算法实验.............................................................................................- 一百三十六-1-分析AES...- 一百三十六-2-在LEON 3 +eFPGA上映射硬件/软件分区部分....- 一百三十六-3-分析65 nm时的硅权衡（面积、功率、速度）......- 一百三十八-5.2.4 ESL与Optimal Hand编码HDL的优势.......- 一百四十一-5.3系统集成挑战...- 一百四十二-5.3.1总体概述...- 一百四十二-5.3.2 AMBA基础实验.......- 一百四十三-5.3.3 FPGA内部的处理器与处理器内部的FPGA观点...- 一百四十三-5.4基于MRAM的 eFPGA案例研究....- 一百四十五5.4.1 MRAM基本原理..- 一百四十五1-工作原理和混合CMOS硬件...- 一百四十五2-类型和特性.......- 一百四十六5.4.2 eFPGA的前景- 一百四十七-1-可重新编程的非易失性......- 一百四十七-2-辐射硬度.........................................................................................................- 一百四十七-3-阴影动态重新配置....- 一百四十七-4-多上下文（低硅开销）...........................................................................................- 一百四十八5-易于与传统CMOS集成和制造......- 一百四十八测试芯片（MRAM、基于锁存器/SRAM的配置）......- 一百五十-基于MRAM的配置测试芯片（ST 130 nm）...- 一百五十-基于锁存器/SRAM的配置测试芯片（ST 65 nm）...- 一百五十一-5.5摘要... - 一百五十二-- -第6章结论未来的研究方向- 一百五十三-6.1结论....... - 一百五十三-6.1.1供款摘要.........................................................................................................................- 一百五十三-6.1.2获得的知识.......- 一百五十四-6.2未来方向.... - 一百五十六-6.3 结论性 备注... - 一百五十七-结语... - 一百五十八附录...... - 一百五十九-A1：FPGA供应商专利概述/调查......- 一百五十九-A2：第4章的扩展表格和讨论..............................................................................- 一百六十五-A3：基于eFPGA/eFPGA的系统的NoC+MRAM前景-170-A4： 文件 统计数字... - 一百七十二-缩略语..........................................................................................- 一百七十三-博士供款....- 一百七十四-嵌板...........................................................................................................................................................................................................................................................- 一百七十四-国际会议......- 一百七十四-国际出版物.- 一百七十四-简历联系方式...- 一百七十五转介人.... - 一百七十六-1-FPGA供应商......- 一百七十六-2-工业（一般）......- 一百七十八3-FPGA供应商的专利...- 一百八十-4-学术人员..- 一百八十五5-书籍及其他...一百九十S-自我参考...- 一百九十一-- -图目录图1：论文贡献的研究区块图19-图2.1a：FPGA架构基础：岛式架构[Betz Rose 99，4.1] 26 -图2.1b：FPGA架构基础：单向/双向路由[Lemieux 04，4.19] 26-图2.2 Stratix III和Virtex 5的逻辑块（等效）[Altera，1.15] 28-图2.3：Xilinx Virtex 6的SLICEM [Xilinx，1.3] 28-图2.4：建立LUT [Altera，1.20] 29-图2.5延迟-成本权衡与LUT大小[Altera，1.20] 29-图2.6 LUT 6的映射效率[Altera，1.20] 29-图2.7 Altera StratixIV ALM的细节[Altera，1.14] 30-图2.8在Altera ALM和Xilinx LUT 6上实现5输入和3输入功能[Altera，1.20] 30-图2.9 Xilinx Virtex-II的全局架构[Xilinx，1.8] 31 -图2.10：Altera（左）、Xilinx（右）的布线架构[Altera，1.18] 31-图2.11 Virtex-II的分层路由资源[Xilinx，1.8] 32 -图2.12：Altera Stratix IV的逻辑阵列块（LAB）结构[Altera，1.14] 33-图2.13：路由HOP [Altera，1.23]; {注意：源图像模糊！}----------------------------------------------------------- 三十三-图2.14 Altera StratixIV框图[Altera，1.14] 34-图2.15：Stratix IV建筑元素与硬块柱[Altera，1.14] 34-图2.16：静态动态功率与技术Node [Xilinx，1.7] 35-图2.17漏电流的分量[Altera，1.16] 35-图2.18：漏电流影响、灵敏度和设计技术[Altera，1.16] 35 -图2.19晶体管密度比例因子[Xilinx，1.4] 35 -图2.20：90 nm Virtex-4 [Xilinx，1.7] 36中的泄漏功率与温度的关系图2.21 Altera到Quartus II的可编程电源技术[Altera，1.16] 36-图2.22：Virtex-6 FPGA中用于对抗功率的晶体管类型分布[Xilinx，1.4] 37-图2.23：Virtex FPGA在不同节点上的相对功耗[Xilinx，1.4] 37-图2.24：Stratix FPGA在不同节点上的性能和密度改进[Altera，1.23] 37-图2.25：通用FPGA CAD流程[Betz Rose 99，4.1] 38-图2.26全连接的串行逻辑块[Betz Rose 99，4.1] 39-图2.