用于基于片上网络的集成多处理器系统中的外部存储器访问的可配置存储器控制器体系结构和服务连续性哈桑·哈桑·哈尔顿引用此版本：哈桑·哈桑·哈尔顿。用于基于片上网络的集成多处理器系统中的外部存储器访问的可配置存储器控制器体系结构和服务连续性微和纳米技术/微电子学。格勒诺布尔大学，2011年。法语。NNT：2011GRENT051。电话：00647302HAL ID：电话：00647302https://theses.hal.science/tel-00647302提交于2011年HAL是一个多学科的开放存取档案馆，用于存放和传播科学研究论文，无论它们是否被公开。论文可以来自法国或国外的教学和研究机构，也可以来自公共或私人研究中心。L’archive ouverte pluridisciplinaire论文要获得的等级格勒诺布尔大学博士专业：微纳米电子学部长令：2006年提交人哈尔顿·哈桑论文由Frédéric Petrot教授指导，M.马塞洛·科波拉由TIMA和意法半导体编制在EEATS博士学院用于基于片上网络的集成多处理器系统中的外部存储器访问的可配置存储器控制器体系结构和服务连续性论文公开答辩2011年9月2日陪审团由以下人员组成：Lorena Anghel格勒诺布尔INP（TIMA）教授，主席M.吉勒·萨萨泰利CNRS（LIRMM）研究总监，报告员M.塞巴斯蒂安·皮勒门特雷恩第一大学（IRISA）副教授，报告员M.伊夫·马蒂厄巴黎电信技术公司（LTCI）教授、考官M. Amer Baghdadi布列塔尼电信（LabSticc）高级讲师，审查员M.弗雷德里克·彼得罗格勒诺布尔INP（TIMA）教授，论文M.马塞洛·科波拉意法半导体经理，联合主管基于NOC的MPSoC中用于由Frédéric Petrot哈龙·哈桑2011年 9月2日法国ISBN 978 - 2 - 84813 - 172 - 6v致我亲爱的父母Hayat Mohsen谁无条件地支持我一生vii确认书如果没有许多人的贡献，这项工作就不可能完成。我想谢谢先生。 Marcello C OPPOLA有机会在格勒诺布尔完成我在意法半导体的硕士项目，然后与他的伟大团队Spi-dergon ST Network-on-Chip Team一起开始博士之旅。我想表达我对Pr. Frédéc P Etrot是我的学术顾问，也是导师和科学家的榜样。我想感谢Riccardo L OCATELLI，他从一开始就在这里，在过去的3年里为我提供了技术和科学支持。特别感 谢 Giuseppe M ARRUCCIA 、Valerio C ATALANO、Michael S OULIÉ、 Florentine DUBOIS和Déborah L ALOMIA，他们是圣. 他们让我的博士生活更令人兴奋，让我对那个时期有了很多难忘的回忆。我还要感谢TIMA实验室SLS小组的所有同事我想借此机会向我在叙利亚和法国的所有朋友，特别是Rami AL BATAL和Yanal WAZAEFI表示感谢。最重要的是，我想知道我的家人不断的支持和鼓励我最深切的感谢和感谢我的父母Hayat和Mohsen在我的一生中对我的爱、鼓励和 我特别感谢我的姐妹舒鲁克和苏拉夫，以及我的兄弟伊亚斯，他们非常支持我。最后，我衷心感谢Valeria MOngelli，感谢她在漫长的工作时间和完成博士学位的情绪波动中成为最好的女朋友。ixT摘要超大规模集成电路技术的不断进步允许片上系统（SoC）将许多异构功能集成到单个芯片中，但由于经济限制，仍然需要单个和共享的主芯片外SDRAM。因此，主内存系统设计，特别是内存控制器的体系结构，已经成为决定整体系统性能的一个越来越重要的因素。选择满足整个系统需求的内存控制器设计是一个复杂的问题。这需要探索内存控制器体系结构，然后通过模拟验证每个 虽然内存控制器的体系结构探索是成功系统设计的关键，但最先进的内存控制器并不像这项任务所需要的那样灵活。即使其中一些存在可配置的体系结构，探索也被限制为有限的参数集，例如队列深度、数据总线大小、服务质量级别和带宽分布。在实际应用中同时存在多个流量类别，例如最佳努力流量和保证服务流量，并访问主内存。因此，考虑存储器子系统和互连系统之间的交互在当今的SoC中变得至关重要许多片上网络为流量类提供有保证的服务，以满足应用要求。 然而，很少有研究考虑系统方法中的DRAM访问，并考虑SDRAM访问作为基于NOC的SoC中的目标的特殊性。本文讨论了基于NoC的SoC中对DRAM的动态访问我们基于完全可配置的构建组件设计了一个完全可定制的内存控制器架构，并为其设计了一个高级别的近似循环模型。 这使得能够对存储器子系统进行探索，这要归功于存储器控制器体系结构的容易配置。由于网络和内存控制器之间的服务不连续，我们还在本文的框架内提出了一个极端x摘要终止通过多端口存储器控制器访问存储器设备的流控制协议。简单但新颖的想法是利用NoC中有关内存控制器状态的信息实验结果表明，通过控制尽最大努力流量注入到NoC中，我们的协议在带宽和延迟方面提高了保证服务流量的性能，同时保持了尽最大努力流量的平均带宽。关键词：内存控制器、DRAM、NoC、MPSoC、性能分析、流量类、端到端协议、建模。RSMxiL'超大规模集成电路技术的发展使得片上系统（SoC）能够在单个芯片中集成许多异构功能，并且由于经济限制，需要单个共享外部存储器（DRAM）。因此，主存储器系统的设计，特别是存储器控制器的体系结构，已经成为决定存储器系统性能的非常重要的因素。系统的整体性能选择满足整个系统需求的存储器控制器是一个复杂的问题。这需要 虽然探索存储器控制器体系结构是成功的系统设计的关键因素，但是存储器控制器的现有技术并不呈现出该任务所需的灵活体系结构。虽然其中一些在实际应用程序中存在几类流量，例如以并发方式访问共享内存的最佳服务流量和保证服务流量因此，考虑许多片上网络（NoC）提供服务以满足业务类别的应用需求。然而，很少有研究从系统的角度来考虑DRAM访问，并考虑到基于嵌入式网络的片上系统中DRAM访问的特殊性。本文的研究课题是基于嵌入式网络的片上系统中的动态DRAM存储器 我们引入了基于可配置功能块的完全可配置内存控制器架构，并支持xii摘要假设一个相关的仿真模型在时间上相对精确并且具有高水平 这允许通过容易地配置存储器控制器体系结构来探索存储器子系统。 由于片上网络和存储器控制器之间的服务不连续性，本文还提出了一种通过多端口存储器控制器访问存储器的端到端流控制协议。 实验结果表明，通过控制最佳服务流量注入集成网络，我们的协议提高了保证服务流量在带宽和延迟方面的性能，同时保持了最佳服务流量的平均带宽。关键词内存控制器，DRAM，片上集成网络，多处理器，性能分析，流量类，端到端协议，建模。xiii内容物总导言二十五1论文范围xxviii2论文组织xxviii1问题定义11.1DDR和DRAM概念31.2内存控制器概念51.3片上网络中的服务质量1.4基于NoC的系统中的服务连续性1.5实验81.5.1环境模拟1.5.2平台配置91.5.3模拟结果111.5.4实验总结151.6结论152最新技术水平2.1内存控制器192.2片上互连262.3组合互连-存储器控制器解决方案302.4结论333内存控制器可自定义体系结构353.1导言37内容物xiv3.2DDR3DRAM操作383.3系统建模中的设计抽象3.4设计方法413.5假设423.6前端构建组件423.6.1内存映射423.6.2通用队列433.6.3捕获单元443.6.4插入单元473.6.5仲裁员513.6.6流量控制533.6.7重新订购单元553.6.8摘要553.7内存控制器前端示例3.7.1Alpha 56内存控制器3.7.2内存控制器Beta 563.7.3存储器控制器Gamma 573.7.4摘要583.8后端构建组件593.8.1DDR3 DRAM命令生成器603.8.2内存管理器603.8.3数据处理程序613.9DDR3DRAM型号623.10 结论624用于DRAMAccess 63的端到端流量控制协议4.1导言654.2基于信用的流量控制664.2.1端到端基于信用的流量控制分析模型4.3端到端流量控制684.4现代MPSoC中内存系统的压力4.5内存控制器中的保证服务流量4.6请求队列的饱和风险4.6.1问题描述714.6.2可能的解决方案724.7EEEP：极端端到端协议73xv4.7.1新系统方法734.7.2EEEP原则734.7.3EEEP机制754.7.4请求队列大小方法754.7.5EEEP保证和限制774.7.6支持EEEP 78的系统变更4.8结论795可定制内存控制器体系结构的实现5.1发展环境835.2NED语言概述845.3OMNeT++85中的模型结构5.4建筑构件的一般说明5.5内存控制器构建组件参数875.5.1内存映射参数885.5.2通用队列参数885.5.3捕获单元参数885.5.4插入单元参数885.5.5通用仲裁器参数895.5.6重新排序单元参数895.6EEEP组件参数895.7交通发电机905.8结论926实验和结果936.1内存系统956.1.1内存控制器体系结构956.2独立测试966.2.1用于独立测试的内存控制器配置6.2.2记忆计时测试976.2.3优先级和老化机制测试996.2.4摘要1026.3EEEP测试1026.3.1流量建模1036.3.2基于Spidergon NoC的SoC 103中的EEEP6.3.3基于2DMesh NoC的SoC 107中的EEEP内容物xvi6.3.4不规则的基于NoC的SoC 107中的EEEP6.3.5分析1116.4第112章7结论和展望1137.1结论1157.2未来工作方向1167.2.13D堆叠-宽I/O内存1177.2.2更多内存系统信息操作1177.2.3极端端到端协议演进117附录127A问题定义：仿真平台127A.1Spidergon STNoC建筑群128A.2平台组成128B内存控制器调度算法131C出版物列表D关于作者139xvii图列表1.1现代DDR.......................................................................................................................................... 4的简化架构1.2在没有（a）和有（b）访问重新排序的情况下完成一系列内存引用的时间。................61.3存储器控制........................................................................................................................................器的简化体系结构1.4当低优先级.....................................................................................................................................IP发送读请求时，高速缓存控制器读请求的片外内存访问速度1.5当低优先级IP发送......................................................................................................................... 写入请求时，缓存控制器读取请求的片外内存访问速度1.6当低优先.........................................................................................................................................级IP发送写入请求时，片外内存访问速度提高/减慢缓存控制器写入1.7当低优先.........................................................................................................................................级IP发送读请求时，片外内存访问速度提高/减慢缓存控制器写入请求2.1SMC体系结构的逻辑观点，来源[10].........................................................................................202.2带宽优化的DRAM控制器架构，来源[80]..................................................................................212.3(a)质量感知内存控制器（b）MIS体系结构，来源[48] 222.4片上STFM内存控制器的组织，来源[56]...................................................................................242.5使用Impulse将密集矩阵的对角线重新映射到密集缓存行。黑色框表示对角线上的数据，灰色框表示对角线上的数据。非对角数据。 来源[12]................................................................................................................. 252.6脉冲存储器架构。 来源[12]......................................................................................................... 252.7Predator内存控制器体系结构，来源[1]....................................................................................252.8使用Sonics IMT时的内存映射解释，来源[72]........................................................................ 312.9所提出的存储器控制器集成在从机端网络中内容物xviii来源[21] 323.1连接到DRAM设备的.....................................................................................................................存储器控制器的通用体系结构
我的内容管理
展开
