SyReC合成器：基于HDL的可逆电路合成工具，用于高抽象级别描述和实现可逆功能

软件影响14（2022）100451原始软件出版物SyReC Synthesizer：一个用于可逆电路Smaran Adarsha，Luka，Burgholzerb，TanmayManjunathc，RobertWillea，d慕尼黑工业大学设计自动化教授，地址：Arcisstraße 21，80333 Munich，Germanyb约翰内斯开普勒大学集成电路研究所，Altenberger Straße 69，4040 Linz，奥地利c荷兰代尔夫特理工大学微电子与计算机工程系，Mekelweg 5，2628 CD Delft，The NetherlandsdSoftware Competence Center Hagenberg GmbH（SCCH），Softwarepark 32a，4232 Hagenberg，AustriaA R T I C L E I N F O保留字：基于HDL的可逆A B标准可逆电路形成了许多有前途的新兴技术的支柱，例如量子计算，低功耗/绝热设计，编码器/解码器设备和其他一些应用。 近年来，这种电路的可扩展综合得到了极大的关注。在这项工作中，我们提出了SyReC合成器，可逆电路的硬件描述语言SyReC的基础上的合成工具。SyReC允许在高抽象级别上描述可逆功能。所提供的SyReC合成器然后以按钮方式实现此功能。相应的选项允许在所需的电路信号/线路的数量（相关的，例如，对于量子计算，其中每条电路线对应于一个量子位）和相应所需的门（对应于电路的成本）。此外，该工具还可以模拟 生 成 的 电 路 ， 并 确 定 其 门 成 本 。 SyReC 合 成 器 作 为 慕 尼 黑 量 子 工 具 包 （ MQT ） 的 一 部 分 ， 在https://github.com/cda-tum/syrec代码元数据当前代码版本v1.0.0用于此代码版本的代码/存储库的永久链接https://github.com/SoftwareImpacts/SIMPAC-2022-248Reproducible Capsule的永久链接https://codeocean.com/capsule/9148434/tree/v1法律代码许可证MIT使用git的代码版本控制系统使用C++的软件代码语言、工具和服务 Python、Qt编译要求，操作环境依赖性cmake≥ 3.14，C++-17兼容编译器，Python≥ 3.7如果可用开发人员文档/手册链接https://syrec.readthedocs.ioquantum. xcit.tum.de1. 介绍可逆电路属于实现可逆布尔函数的一类新兴计算设备，即，函数，其中每个输入模式被映射到唯一的输出模式，反之亦然。 这种可逆特性对于许多新兴技术的发展至关重要，例如量子计算[1]，绝热电路[2，3]，编码和解码设备[4，5]，验证[6，7]以及许多其他技术。因此，可逆电路的设计和综合在过去受到了极大的关注最初，相应的合成方法主要依赖于提供的功能描述，低抽象级别，如真值表[8，9]、基于ESOP的表示[10]或决策图[11，12]。然而，为了有效地设计和实现复杂的应用程序，在更高层次的抽象的描述手段是至关重要的。因此，研究人员开始开发可逆硬件描述语言（HDL），允许在高抽象级别上描述预期功能，同时确保整个设计的可逆性[13，14]。在这项工作中，我们提出了SyReC合成器，这是可逆HDL本文中的代码（和数据）已由Code Ocean认证为可复制：（https://codeocean.com/）。更多关于生殖器的信息徽章倡议可在https://www.elsevier.com/physical-sciences-and-engineering/computer-science/journals上查阅。∗通讯作者。电子邮件地址：smaran. tum.de（S. Adarsh），lukas. jku.at（L. Burgholzer），罗伯特tum.de。Wille）。https://doi.org/10.1016/j.simpa.2022.100451接收日期：2022年11月18日;接收日期：2022年11月24日;接受日期：2022年11月24日2665-9638/©2022作者。由Elsevier B.V.出版。这是一篇开放获取的文章，使用CC BY许可证（http://creativecommons.org/licenses/by/4.0/）。可在ScienceDirect上获得目录列表软件影响杂志 首页：www.journals.elsevier.com/software-impactsS. 阿达什湖Burgholzer，T.Manjunath等人软件影响14（2022）1004512Fig. 1. SyReC ALU程序以及提供的GUI。SyReC [13]. SyReC合成器是的Munich Quantum Toolkit（MQT），并提供了两种不同的合成方案，如[13，15，16]中所提出的（每种方案都有一定的优点和缺点）。该工具还提供了一个易于使用的图形用户界面（GUI），用户可以方便地从相应的SyReC描述合成可逆电路。2. 描述和特点SyReC合成器允许用户从高级HDL描述自动合成可逆电路[15]。该工具主要用C++实现，适用于所有主要的操作系统。此外，在Python绑定的帮助下，该工具提供了一个易于使用的GUI，允许用户指定类似于经典IDE的所需功能。该工具可以很容易地安装（无需编译），并通过运行以下命令启动：pip我知道了mqt。叙雷茨syrec−e d i t o r #To s t a r t的 SyReC 编辑器GUI之后，该工具接受SyReC之后的任何HDL描述语法和句法如[15]中详细描述的。 作为一个例子，ple，考虑SyReC程序为一个简单的2位算术逻辑单元（ALU），如图1所示。该ALU由输入信号op组成，基于该输入信号op，输入x1和x2的和或差被计算。x2被存储在输出信号x0中。通过单击1.0按钮， 工具自动合成相应的电路。为此，有两种互补的合成方案1. 成本意识综合：在这种合成方案中，引入了额外的电路线（代表电路信号）来存储每个操作的相应中间结果，从而提供了相应修改电路的自由，而不会对原始输入产生任何影响。这导致电路描述，其中门成本1保持适度，代价是显著更大数量的额外需要的电路线。图2描绘了图1中的SyReC ALU描述所产生的电路。 1使用这种成本意识的合成方案。2. 线感知合成：在该合成方案中，目标是保持额外需要的电路线的数量尽可能小。为此，使用可用电路线之一（而不是附加电路线）来计算和存储每个操作的对应中间结果。 然后，在相应的逆运算的帮助下重新计算输入（详见[15]）。由于这大大增加了所需的门的数量，因此，1门成本被定义为实现门所需的基本可逆操作的数量。图二. ALU电路产生于成本感知综合。电路、专用构建块和重写以及翻译技术[16图图3描绘了使用这种线路感知合成方案的图1图图2和图3清楚地示出了所得到的电路的门成本和线路数量的差异：虽然线路感知合成方案生成没有附加电路线路的电路，但是其在门数量方面是相当低效的。反之亦然，由成本感知合成方案生成的电路保持适度的门数量，但导致大量的附加电路线。根据所涉及的技术，这些差异可能会产生巨大的影响。例如，在量子计算中，电路线的数量对应于量子比特的数量，而量子比特是一种相当有限的资源。因此，在这种情况下，希望保持附加电路线的数量尽可能少。 如果不是这样的话，门成本显然是首要目标和更大的数字 电路线可以很容易地被接受。通过提供两种合成方案，SyReC合成器允许用户选择最适合所述技术的方法。除此之外，该工具还允许用户快速评估最终电路的成本（通过单击1.0按钮），一种模拟方法，用于检查生成的电路3. 影响概述可逆电路为许多新兴技术和有前途的应用提供了主要基础。突出的例子包括，例如，• 量子计算[1]中的构建块和所谓的神谕依赖于可逆电路，• 利用可逆计算的绝热电路，例如，在[2]中，• 编码器和解码器[4，5]，它们可以受益于可逆电路，因为它们自然地实现一对一映射，• 验证，其中可逆逻辑的特性可以如[6，7]中所提出的那样被利用，以及• 更多.所有这些应用领域将大大受益于可描述的可逆电路，然后，根据硬件描述语言（HDL）实现-将设计过程提升到更高的抽象层次。然而，虽然基于HDL的可逆电路综合研究已经进行了多年，但几乎没有任何软件工具和方法是公开可用的。 这不仅减缓了研究进展（因为它越来越难以与现有方法进行比较），还意味着几乎没有人可以探索这种新的和截然不同的范式开发电路和系统。SyReC合成器的开发就是为了改变这种状况。为此，它提供了基于HDL的合成流程中几个关键组件S. 阿达什湖Burgholzer，T.Manjunath等人软件影响14（2022）1004513图三. ALU电路由线路感知合成产生。• SyReC语法的参考实现，一个对应的解析器。• 上述最先进的成本感知和线路感知合成方法的实现。• 一个易于使用的GUI，用于指定，合成，仿真和分析SyReC程序以及由此产生的电路实现。因此，所提出的工具奠定了基础，开发和纳入更多的可逆电路和系统的设计方法在一个公开的软件包。此外，通过一个易于使用的Python接口公开所有功能，并将工具作为（预编译）Python包分发，可逆计算变得更容易为更广泛的受众所访问。4. 结论本文介绍了慕尼黑量子工具包（MQT）中基于HDL的可逆电路综合工具SyReC Synthesizer该工具提供了一个易于使用的图形用户界面，允许用户方便地指定SyReC描述，然后自动地综合相应的可逆电路.为此，分别提供了两种不同的方案，着重于门成本和线数.该工具作为一个开放源码软件包在https://github.com/cda-tum/syrec上提供。不同合成方案的详细描述见[13，15，16]。竞合利益作者声明，他们没有已知的竞争性财务利益或个人关系，可能会影响本文报告的工作致谢这项工作得到了欧洲研究委员会（ERC）在欧盟地平线2020研究和创新计划下的资助（赠款协议编号101001318），是慕尼黑量子谷的一部分，由巴伐利亚州政府支持，资金来自高科技议程拜仁加，根据德国联邦议会通过的一项决定，BMWK通过项目BASST以及BMK、BMDW和上奥地利州在COMET计划（由FFG管理）的框架内提供了支持。引用[1]M.A.尼尔 森， I.L. Chuang， Quantum Computation and Quantum Information，Cambridge University Press，2010.[2]A. 作者声明：Frank，R. Wille，绝热电路的设计自动化，在：亚洲和南太平洋设计自动化会议，ACM，2019年，第页669http://dx.doi.org/10.1145/3287624.3287673[3]A. Bérut，A. Arakelyan，A. Petrosyan，S.西里贝托R.迪伦施奈德，E.Lutz ， Landauer’s principle linking information and thermodynamics 的 实 验 验证，Nature 483（7388）（2012）187-189。[4]A. 祖 莱 纳 河 Wille ， Taking one-to-one mapping for granted ： Advanced logicdesign of encoder circuits ， in ： Design ， Automation and Test in Europe ，2017，pp. 818http://dx.doi.org/10.23919/DATE.2017.7927101[5]A.祖莱纳河Wille，Exploiting coding techniques for logic synthesis of reversiblecircuits ， in ： Asia and South Pacific Design Automation Conf.，2018年 ， 页670http://dx.doi.org/10.1109/ASPDAC.2018.8297399[6]L.伯格霍尔泽河维勒河郭文贵，可逆电路的错误检测特性，阵列（2022）cs。[7]L. 伯 格 霍 尔 泽 河 Wille ， Exploiting reversible computing for verification ：Potential，possible paths，and consequences，in：Asia and South Pacific DesignAutomationConf.，2022年。[8]D.M.米勒，D。Maslov，G.W. Dueck，基于变换的可逆逻辑综合算法，在：设计自动化会议，2003年，第页。318http://dx.doi.org/10.1145/775832.775915[9]R. Wille，H.M. Le，G.W. Dueck，D. Große，可逆逻辑的量化综合，在：欧洲的设计，自动化和测试，2008年，pp。1015//dx.doi.org/10.1109/DATE.2008.4484814网站。[10] K. Fazel，文学硕士桑顿，J.E. Rice，基于ESOP的toffoli门级联生成，在：环太平洋通信，计算机和信号处理会议，2007年，pp. 206-209[11] R.维勒河Drechsler，基于Bdd的大型函数可逆逻辑综合，在：设计自动化会议，2009年，第页。270http://dx.doi.org/10.1145/[12] M. 苏 肯 河 威 尔 角 ， 澳 - 地 Hilken ， N. 普 齐 戈 达 河 Drechsler ， Synthesis ofreversiblecircuits with minimum lines for large functions， in ： Asia and SouthPacific DesignAutomation Conf，2012，pp. 85比92[13] R. Wille，S.奥费曼河Drechsler，Syrec：一种用于可逆电路合成的编程语言，在：规范和设计语言论坛，2010年。[14] M.K.一种描述可逆逻辑的函数式语言，在：论坛规范和设计语言，2012年，pp。135-142[15] R. Wille，E. Schönborn，M.苏肯河Drechsler，SyReC：用于可逆电路规范和合成的硬件描述语言，Integration 53（2016）39-53。[16] R. Wille，M. Haghparast，S. Adarsh，M. Tanmay，基于Towardshdl的可逆电路合成，没有额外的线路，在：http://dx.doi.org/10.1109/ICCAD45719.2019.8942156[17] R. Wille，M. Soeken，E.申博恩河张文，电路线最小化在基于HDL的可逆逻辑综合中 的 应 用 ， 北 京 ： 计 算 机 科 学 出 版 社 。 在 VLSI （ 2012 ）213http://dx.doi.org/10.1109/ISVLSI.2012.43[18] Z.瓦尔迪河维勒河Drechsler，Re-writingdl descriptions for line-aware synthesisof reversible circuits ， in ： Int'L Symp. 关 于 多 变 量 逻 辑 ， 2016 年 ， pp.31http://dx.doi.org/10.1109/ISMVL.2016.36