verilog用always描述功能时，能有多个if出现吗

是的，always块中可以有多个if语句。每个if语句可以包含多个条件和语句。例如，下面的代码展示了always块中有两个if语句的例子：

always @ (posedge clk) begin
    if (reset) begin
        // reset logic
    end
    if (enable) begin
        // enable logic
    end
end

这个代码块中，当时钟信号的上升沿到来时，如果reset信号为1，则执行reset逻辑；如果enable信号为1，则执行enable逻辑。