试编写两个4位二进制数相减的Verilog程序。

下面是一个简单的 Verilog 程序示例，用于计算两个 4 位二进制数的差值：

module subtractor (
   input [3:0] a,
   input [3:0] b,
   output [3:0] difference
);

// 将 b 取反并加 1，得到 b 的补码
wire [3:0] b_complement;
assign b_complement = ~b + 1;

// 将 a 和 b 的补码相加，得到 a-b 的结果
wire [4:0] sum;
assign sum = {4'b0, a} + {4'b0, b_complement};

// 提取结果的低 4 位，即为 a-b 的差值
assign difference = sum[3:0];

endmodule

在这个程序中，我们定义了一个模块 `subtractor`，它有两个输入 `a` 和 `b`，表示要相减的两个 4 位二进制数，以及一个输出 `difference`，表示它们的差值。该程序使用了位运算和补码的概念来计算差值，具体过程如下：

- 首先，我们将 `b` 取反并加 1，得到 `b` 的补码。这一步可以使用上面提到的补码转换的方法来实现。
- 然后，我们将 `a` 和 `b` 的补码相加，得到 `a-b` 的结果。为了方便计算，我们在 `a` 和 `b` 前面各添加了一个高位 0，这样相加后得到的结果是一个 5 位二进制数。
- 最后，我们提取结果的低 4 位，即为 `a-b` 的差值。

注意，本程序中使用了连续赋值和拼接运算符 `{}`。具体而言，`{4'b0, a}` 表示将一个 4 位二进制数 `a` 前面添加一个高位 0，形成一个 5 位二进制数；`{4'b0, b_complement}` 同理。`sum[3:0]` 表示从 `sum` 的第 3 位到第 0 位共 4 位，即为 `a-b` 的差值。