同步时序逻辑电路设计，设计一个101序列检测器，要求用Moore型电路实现，写出主要步骤，最后画出电路图

101序列检测器的Moore型电路设计步骤如下：

1. 确定状态数：由于需要检测的序列为101，有3个比特位，所以至少需要3个状态：初始状态（S0）、检测到1的状态（S1）和检测到10的状态（S2）。

2. 给出状态转移图：根据需要检测的序列，可以画出如下状态转移图：

       0/0        1/1        0/0
S0  ────────► S0 ────────► S1 ────────► S2
       1/0        0/1        1/0

其中，箭头表示状态之间的转移，左边的数字表示输入比特位，右边的数字表示输出比特位。

3. 确定输出：由于是Moore型电路，所以输出只与状态有关，不与输入有关。根据状态转移图，可以得到：

- 当处于初始状态S0时，输出为0；
- 当处于状态S1时，输出为0；
- 当处于状态S2时，输出为1。

4. 给出状态表：根据状态数和输出，可以得到状态表如下：

状态 | Q2 Q1 Q0 | Z
S0   |  0  0  0 | 0
S1   |  0  0  1 | 0
S2   |  0  1  0 | 1

其中，Q2 Q1 Q0表示电路的3个状态，Z表示输出。

5. 根据状态表，设计状态寄存器和输出逻辑：根据状态表可以得到，需要3个D触发器来实现状态寄存器，输出逻辑如下：

- 输出Z = Q2 & ~Q1 & Q0。

6. 画出电路图：根据状态寄存器和输出逻辑，可以画出如下同步时序逻辑电路图：

          ┌─┐     ┌─┐     ┌─┐
     D0 ─┤D ├─Q0─┤    ├─Q0─┤    ├─Q0─ Z
Input 0 ─┤ 1 │     │ 2  │     │ 3  │
          └─┘     └─┘     └─┘

其中，D0表示输入比特位，D1、D2、D3分别表示状态寄存器的D输入，Q0、Q1、Q2分别表示状态寄存器的输出，Z表示电路的输出。

注意，电路图中的D触发器应当是带使能端的，使能端应该与时钟信号一起接入，但为了简化电路图，这里没有画出。