1.已知某个存储器具有20位字寻址地址和32位存储字长，请回答如下问题：（12分） （1）该存储器容量是多少？（单位：字节） （2）若该存储器是由SRAM芯片组成，每片SRAM容量是512K×8位，则需多少片SRAM？ （3）该存储器字长位数扩展（位向扩展）需要多少片SRAM？ （4）需要多少位地址作芯片选择？

(1) 由于该存储器具有20位字寻址地址，因此其容量为2的20次方个存储单元，即1048576个存储单元。每个存储单元的存储字长为32位，因此该存储器的容量为1048576×32位= 33554432位，即4194304字节。

(2) 每片SRAM容量是512K×8位，即4194304位，因此需要8片SRAM才能满足该存储器的容量要求。

(3) 由于需要进行字长位数扩展，因此每个存储单元的存储字长需要扩展到64位。每片SRAM容量为512K×8位，即4194304位，因此每片SRAM可以存储4194304÷64=65536个存储单元。因此需要8×2=16片SRAM才能满足该存储器的字长位数扩展要求。

(4) 需要8片SRAM，因此需要log2(8)=3位地址作芯片选择。

相关问题

如图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大容量为16384字（字长18位），数据存储器DM最大容量为65536字（字长32位）。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但图中尚未标出。 (1).指出下列寄存器：程序计数器PC,指令寄存器IR,累加器和 ，通用寄存器, 指令存储器地址寄存器IAR,指令存储器数据寄存器IDR,数据存储器数据寄存器DDR和数据存储器地址寄存器DAR的位数。 (2).已知加法指令ADD X(R3) 的功能是((R3)+ X)+(AC0)→AC1,请画出该指令的指令周期流程图。

很抱歉，我无法提供图片或文件，但我可以回答您的第一个问题和第二个问题：

1. 各寄存器的位数如下：

- 程序计数器PC：14位（能够寻址2^14个地址）。
- 指令寄存器IR：18位（指令存储器的字长）。
- 累加器AC：32位（数据存储器的字长）。
- 通用寄存器：32位（数据存储器的字长）。
- 指令存储器地址寄存器IAR：14位（能够寻址2^14个地址）。
- 指令存储器数据寄存器IDR：18位（指令存储器的字长）。
- 数据存储器数据寄存器DDR：32位（数据存储器的字长）。
- 数据存储器地址寄存器DAR：16位（能够寻址2^16个地址）。

2. ADD X(R3) 指令的指令周期流程图如下：

     +-----+-----+-----+     +-----+-----+-----+     +-----+-----+-----+
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     |     |     |     |     |     |     |     |     |     |     |     |
     +-----+-----+-----+     +-----+-----+-----+     +-----+-----+-----+
       T1    T2    T3            T4    T5    T6            T7    T8    T9

其中，T1 到 T9 分别代表指令的 9 个时钟周期，具体流程如下：

- T1：取指令周期。将 PC 寄存器中的地址送到指令地址寄存器 IAR 中，将指令存储器中的内容送到指令数据寄存器 IDR 中。
- T2：译码周期。将指令数据寄存器 IDR 中的指令译码，得到操作码和寄存器地址。
- T3：地址计算周期。将寄存器 R3 中的内容与 X 相加，得到有效操作数的地址。
- T4：存储器读周期。将有效操作数的地址送到数据存储器地址寄存器 DAR 中，将数据存储器中的内容送到数据存储器数据寄存器 DDR 中。
- T5：执行周期。将累加器 AC0 和 DDR 中的内容相加，将结果送到累加器 AC1 中。
- T6：存储器写周期。将累加器 AC1 中的内容送到数据存储器中有效操作数的地址处。
- T7：时钟周期，无操作。
- T8：时钟周期，无操作。
- T9：时钟周期，无操作。

已知某机字长为32位，主存采用半导体存储器，地址线为16位，若使用4K乘16位SDRAM芯片组成该机所允许的最大主存空间，并选用模块结构形式，若每块模板位8K乘16位，共需要几块模板

根据题意，该机字长为32位，即一个地址对应一个32位的数据。主存采用半导体存储器，地址线为16位，说明主存地址总线有2的16次方条地址线，即可以寻址2的16次方个存储单元。

由于采用4K乘16位的SDRAM芯片，即每个芯片可以存储4K个32位的数据，即2的12次方个32位数据。为了达到最大主存空间，需要将所有的存储单元都用上，因此需要2的16次方个存储单元，即需要2的16次方个4K乘16位的SDRAM芯片。

由于每块模板位8K乘16位，因此需要将多个4K乘16位的SDRAM芯片组成一块模板。每块模板可以存储8K个32位的数据，即2的13次方个32位数据。因此，需要将2的16次方个4K乘16位的SDRAM芯片分成若干块，每块包含2的13次方个32位数据。

因此，所需的模板数为：

2的16次方 / 2的13次方 = 2的3次方 = 8

因此，需要8块模板。