FPGA数字信号处理（六）

FPGA数字信号处理（六）主要介绍了IIR滤波器的原理和使用Verilog HDL设计直接型IIR滤波器的方法。[2]在DSP系统中，IIR滤波器相对于FIR滤波器来说不常用，因此Quartus和Vivado并没有提供相关的IP核，需要自己进行Verilog设计。[3]可以参考杜勇老师的《数字滤波器的MATLAB与FPGA实现》进行设计，并在Vivado环境下完成并仿真。[3]如果需要更详细的设计内容和代码实现，可以参考“FPGA数字信号处理（二）并行FIR滤波器Verilog设计”[1]这篇文章。